Le développement des technologies CMOS à l'échelle nanométrique a fait émerger de nombreux défis sur le rendement et la fiabilité des composants. Les prochaines générations de circuits AMS et RF souffriront d'une augmentation du taux de défaillance durant le temps d'opération. Dans ce travail de thèse, nous proposons une nouvelle approche pour la conception d'un frontal RF en CMOS 65 nm. L'objectif principal de ce travail est d'améliorer la conception de circuits du frontal RF basée sur la recherche des nouveaux compromis imposés par la variabilité du transistor et la dégradation par vieillissement. Ce travail de thèse propose un nouveau flot de conception des circuits fiables en s'appuyant sur la conception d'un frontal radio. Le frontal RF utilise une architecture à conversion directe. Il est composé de trois principaux blocs : le BLIXER, regroupant un balun, un amplificateur large bande à faible bruit et un mélangeur I-Q; l'oscillateur contrôlé numériquement (DCO), et l'amplificateur de gain programmable (PGA) avec le filtre passe-bas. Nous avons mis en œuvre des circuits fiabilisés pour le cas d'étude du frontal radio dans une approche bottom-up et top-down. Ainsi, nous avons pu lier les étapes de la conception dans une méthode générale qui est la proposition d'un nouveau flot de conception des circuits fiables. Par la démonstration des compromis imposés par le vieillissement et la variabilité des composants en CMOS 65 nm, nous sommes capables de prédire les tendances dans les technologies à venir et nous mettons en évidence le besoin d'un flot de conception des circuits AMS/RF qui prenne en compte les dégradations des performances par le vieillissement et la variabilité.