



Étude du contact mécanique et électrique réalisé par hybridation de micro-tubes oxyde et de nano-inserts

Cloé Desbordes

► To cite this version:

Cloé Desbordes. Étude du contact mécanique et électrique réalisé par hybridation de micro-tubes oxyde et de nano-inserts. Mécanique des matériaux [physics.class-ph]. HESAM Université, 2024. Français. ⟨NNT : 2024HESAE017⟩. ⟨tel-04696560⟩

HAL Id: tel-04696560

<https://pastel.hal.science/tel-04696560v1>

Submitted on 13 Sep 2024

HAL is a multi-disciplinary open access archive for the deposit and dissemination of scientific research documents, whether they are published or not. The documents may come from teaching and research institutions in France or abroad, or from public or private research centers.

L'archive ouverte pluridisciplinaire **HAL**, est destinée au dépôt et à la diffusion de documents scientifiques de niveau recherche, publiés ou non, émanant des établissements d'enseignement et de recherche français ou étrangers, des laboratoires publics ou privés.



HAL Authorization

ÉCOLE DOCTORALE SCIENCES DES MÉTIERS DE L'INGÉNIEUR
Laboratoire de Conception Fabrication Commande (LCFC) – Campus de Metz

THÈSE

présentée par : **Cloé DESBORDES**

soutenue le : **19 avril 2024**

pour obtenir le grade de : **Docteur d'HESAM Université**

préparée à : **École Nationale Supérieure d'Arts et Métiers**

Spécialité : **Mécanique - Matériaux**

Étude du contact mécanique et électrique réalisé par hybridation de micro-tubes oxyde et de nano-inserts

THÈSE dirigée par :
M. BALAN Tudor

et co-encadrée par :
M. PESCI Raphaël et M. MAILLIART Olivier

Mme Pascale BALLAND, Professeure, SYMME, Université Savoie Mont Blanc
M. Sébastien THIBAUD, Professeur, Femto-ST, SupMicroTech ENSMM

M. Cyril BUTTAY, Directeur de recherches, Laboratoire Ampère, INSA Lyon

M. Tudor BALAN, Professeur, LCFC, Arts et Métiers de Metz

M. Boris PIOTROWSKI, Ingénieur-chercheur, LEM3, Arts et Métiers de Metz

M. Raphaël PESCI, MCF, LEM3, Arts et Métiers de Metz

M. Olivier MAILLIART, Ingénieur-chercheur, DOPT/SISP/LAIP, CEA Leti

M. Pascal LE BOTERF, Expert technologies d'assemblage, LYNRED

Jury

Présidente
Rapporteur
Rapporteur
Examineur
Examineur
Examineur
Examineur
Invité

**T
H
È
S
E**

Remerciements

Après ces trois années (et quelques mois), il est maintenant temps de clore l'écriture de ce manuscrit par la meilleure partie, celle que tout le monde lit : les remerciements !

Je tiens d'abord à remercier mes encadrants côté CEA à Grenoble : Natacha Raphoz et Olivier Mailliart, de m'avoir fait confiance pour intégrer leur équipe au sein du LAIP. Merci pour tous vos conseils, vos connaissances sur les procédés de fabrications et d'assemblage (tout ça me paraissait si obscur en arrivant) et nos discussions sur des photos MEB lors des points du mercredi (qui se terminaient régulièrement sur le partage d'une recette de cocktail, une anecdote de vacances ou un moment nostalgie de vie étudiante). C'est avec beaucoup de bienveillance et de bonne humeur que vous avez toujours réussi à me motiver et à m'aider. Natacha, un merci tout particulier pour avoir gardé un œil sur ma thèse la dernière année !

Je tiens aussi à remercier grandement Raphaël Pesci et Boris Piotrowski pour leur encadrement côté ENSAM à Metz. Votre regard scientifique et vos connaissances ont été une aide précieuse pour réussir à cadrer cette thèse. Votre investissement et votre réactivité ont été une vraie source de motivation. Boris, je te remercie tout particulièrement pour le temps passé sur mes simulations (encore plus les derniers mois...) ainsi que pour ton aide pour l'utilisation du cluster. Raphaël, un grand merci d'avoir dirigé cette thèse (avec exigence !) en m'aidant tant dans l'analyse des résultats obtenus que pour les précieux conseils de rédaction, ou encore dans la gestion des côtés administratifs.

Je remercie Tudor Balan d'avoir dirigé cette thèse, par l'intermédiaire de Raphaël. Merci pour tes conseils, même si l'on ne s'est pas beaucoup vus (signe que ça se passait bien) !

Je tiens également à remercier Pascale Balland, Sébastien Thibaud, Cyril Buttay et Pascal Le Boterf d'avoir accepté de participer à mon jury.

Je remercie ensuite chaleureusement David Henry, puis Stéphane Bernabé, de m'avoir accueillie au sein du LAIP. Stéphane, un merci tout particulier pour les discussions autour de l'histoire et des stratégies du Leti qui ont toujours été très intéressantes.

Vient enfin le moment de remercier l'ensemble des personnes que j'ai pu croiser au sein du LAIP (qui sera cité en premier... suspens... ?!). Mel D. (notre stagiaire/alternant préféré), évidemment tu obtiens cette première place pour ton aide précieuse pour les tests électriques (tu as posé les pointes plus de 20 000 fois sur les plots de tests, ça fait peur...) et surtout pour

ton soutien et les bons moments passés à rire et partager des anecdotes (ou préparer des blagues) jusqu'à tard chaque soir. Sans toi, la dernière année aurait été bien plus complexe et moins drôle. Yacoub S., un immense merci pour ton investissement (et tes stratagèmes ?!) pour avoir réussi à sortir les nano-inserts, malgré les embuches. Essaie juste d'être un peu plus autonome sur le MEB, stp, et n'embête pas trop les futurs étudiants... Mary-Ann G., commencer (et terminer) cette thèse avec toi a été un très grand plaisir. Partager nos problèmes techniques, des discussions pour y trouver des solutions, des coups de stress ou des pauses café/thé à se raconter nos vies a été une véritable source de stabilité tout au long de ces 3 ans. Juliette A., merci pour ta gentillesse et ta bienveillance, et aussi bien sûr pour ta maîtrise experte d'Excel, Word et PowerPoint (et de la FC !), qui a toujours été d'une grande aide. Je remercie aussi toutes les personnes avec qui j'ai pu travailler, de près ou de loin, et passer de bons moments au sein du labo comme en dehors (au bar !) : mes supers voisins de bureau, Laura B. (merci pour ta bienveillance et ton implication pour les assemblages), Nadia M.-A. et Gabrielle D. (merci pour ton accueil au labo) puis Mame-Diarra D. ; Alain G. (merci pour ton aide et tes précieux conseils au polissage, au TIC et au MEB), Patrick P. (merci pour ton aide côté filière), Laurent M. (merci pour ton aide sur le prober et toutes les discussions et anecdotes le midi ou après 17h), Adrien P., Sarah R., Guillaume L., Fred B., Maman B., Thierry M., Sébastien R., Christine C., Chafik M., Ambre M., Nacer A. (j'espère que tu retrouveras quelqu'un pour éteindre les lumières du labo), Florian T., Sandy B.-M., Laurène B. (merci pour les fous rires entre bières et histoires du chat...), Aymeric T., Antoine P., Simon C., Oualid B. et tous ceux que j'oublie surement.

Je remercie aussi tous les membres du CEA qui ont pu m'aider en intervenant sur ce projet, notamment les équipes de la plateforme de fabrication (DPFT) : Jean-Marie Q., Vincent M., Richard S., Clément C., Pierre S., Laurence A. et tous ceux que j'oublie, et Cathy B.-M. pour ton aide lorsque le TIC montrait des signes de faiblesse.

Je remercie aussi tout particulièrement Aurélien G. et Marielle B., de SET, de m'avoir aidée dans l'assemblage de composants.

Enfin, je terminerai par remercier ma famille pour leur soutien et pour m'avoir encouragée depuis toujours, et mes amis, qui m'ont permis de ne pas penser uniquement à la thèse.

Et finalement, Flo, cette thèse n'aurait surement pas été la même sans ton soutien chaque jour. Merci de m'avoir écoutée, soutenue, aidée pour des calculs et les relectures, d'avoir

partagé ma joie lors des réussites et de m'avoir souvent remonté le moral et remotivée lors de coups de mous, je t'en suis tellement reconnaissante !

C'est ainsi que se terminent ces trois années, je vous remercie tous une fois encore de m'avoir tant appris scientifiquement et techniquement qu'humainement !

Table des matières

Glossaire	10
Introduction générale.....	12
Chapitre I - Étude bibliographique.....	16
I.1. Introduction.....	17
I.2. Le packaging en microélectronique : vers l'intégration 3D	17
I.2.1. Le packaging en microélectronique	19
I.2.2. La technologie flip-chip	24
I.2.3. Le wafer level packaging (WLP).....	26
I.3. Verrous technologiques limitant les procédés traditionnels d'assemblage face au « fine pitch »	28
I.3.1. Miniaturisation : diminution du pas pixel	28
I.3.2. Rattrapage des défauts de planéité et de voilure des composants	31
I.3.3. Assemblage en température et matériaux hétérogènes	31
I.3.4. Simplification et industrialisation des procédés d'assemblage.....	34
I.3.5. Une solution possible : l'assemblage à température ambiante	34
I.4. État de l'art des solutions d'assemblage à température ambiante et des outils de modélisation associés.....	35
I.4.1. Procédés d'assemblage traditionnels développés à température ambiante.....	36
I.4.2. Procédés par insertion	38
I.4.3. Autre procédé à température ambiante	42
I.4.4. La modélisation par éléments finis : un outil pour optimiser le développement d'interconnexions.....	43
I.4.5. Solutions développées dans cette thèse : les micro-tubes oxyde et les nano-inserts.....	48
I.5. Conclusion	50

Chapitre II - Composants, méthodes et matériaux	52
II.1. Introduction.....	53
II.2. Présentation des véhicules tests à base de micro-tubes oxyde	53
II.2.1. Architecture macroscopique des véhicules tests.....	53
II.2.2. Présentation des micro-tubes oxyde.....	55
II.2.3. Présentation des plots d'accueil.....	58
II.3. Méthodes expérimentales d'assemblage et de caractérisation.....	60
II.3.1. L'assemblage flip-chip.....	60
II.3.2. La caractérisation morphologique	63
II.3.3. La caractérisation électrique	66
II.4. Comportement des matériaux composant les véhicules tests	69
II.4.1. Contact mécanique et électrique.....	69
II.4.2. Propriétés mécaniques et électriques des matériaux.....	76
II.5. Conclusion	85
Chapitre III - Étude numérique de l'assemblage réalisé par insertion à température ambiante de micro-tubes oxyde	86
III.1. Introduction.....	87
III.2. Simulation par éléments finis du comportement mécanique de l'insertion d'un micro-tube oxyde dans un plot d'accueil.....	87
III.2.1. Définition du modèle et hypothèses.....	87
III.2.2. Insertion d'un micro-tube oxyde.....	91
III.3. Simulation par éléments finis du comportement électrique (conductivité) d'une interconnexion à base d'un micro-tube oxyde : influence du design	94
III.3.1. Définition du modèle et hypothèses.....	95
III.3.2. Méthode de calcul de la résistance d'une interconnexion	97
III.3.3. Comportement électrique d'une interconnexion	100

III.4. Étude de l'impact de la modification du design des interconnexions à base de micro-tubes oxyde	103
III.4.1. Design du plot d'accueil	104
III.4.2. Design du micro-tube oxyde	110
III.4.3. Design de la métallisation	114
III.4.4. Impact du désalignement.....	119
III.5. Simulations des designs expérimentaux	121
III.5.1. Modèles simulant l'assemblage des véhicules tests	121
III.5.2. Résultats numériques validés expérimentalement.....	122
III.6. Conclusion	123
Chapitre IV - Étude expérimentale de l'assemblage réalisé par insertion à température ambiante de micro-tubes oxyde	126
IV.1. Introduction	127
IV.2. Caractérisation du contact mécanique.....	127
IV.2.1. Force d'assemblage et profondeur d'insertion	127
IV.2.2. Véhicules tests à base de plots d'Al-0,5% _w Cu.....	128
IV.2.3. Véhicules tests à base de galettes d'In	135
IV.2.4. Problématique liée au désalignement	140
IV.3. Caractérisation du contact électrique	142
IV.3.1. Résistance d'une interconnexion et rendement	142
IV.3.2. Véhicules tests à base de plots d'Al-0,5% _w Cu.....	143
IV.3.3. Véhicules tests à base de galettes d'In	148
IV.3.4. Gamme de fonctionnement	152
IV.3.5. Amélioration de la résistance d'une interconnexion.....	153
IV.4. Conclusion	155

Chapitre V - Vers un nouveau type d'interconnexions : les nano-inserts.....	158
V.1. Introduction.....	159
V.2. Présentation des interconnexions à base de nano-inserts.....	159
V.2.1. Les nano-inserts.....	160
V.2.2. Procédé de fabrication	161
V.2.3. L'assemblage d'interconnexions à base de nano-inserts	163
V.2.4. Les capacités des nano-inserts par rapport aux micro-tubes oxyde.....	163
V.3. Intérêt du développement d'interconnexions à base de nano-inserts : simulations numériques	165
V.3.1. Etude numérique de l'insertion des nano-inserts.....	165
V.3.2. Etude numérique de la conductivité électrique des nano-inserts	175
V.3.3. Conclusions issues des simulations numériques sur l'optimisation du design des interconnexions à base de nano-inserts	181
V.4. Fabrication d'interconnexions à des pas allant de 10 μm à 2 μm	182
V.4.1. Problématiques de fabrication	182
V.4.2. Stratégie de fabrication des nano-inserts et des plots d'accueil.....	184
V.4.3. Fabrication des nouvelles interconnexions à base de nano-inserts.....	187
V.5. Conclusion	196
Conclusion générale.....	198

Glossaire

BED : *Backscattered Electrons Detector* - Détecteur d'électrons rétrodiffusés

CMOS : *Complementary Metal Oxide Semiconductor*

CMP : *Chemical Mechanical Polishing* - Polissage mécano-chimique

CoB : *Chip on Board* - Puce sur carte

CTE : *Coefficient of Thermal Expansion* - Coefficient de dilatation thermique

CVD : *Chemical Vapor Deposition* - Dépôt chimique en phase vapeur

C2C : *Chip to Chip* - Puce sur puce

C2W : *Chip to Wafer* - Puce sur wafer

C4 : *Controlled Collapse Chip Connection*

DBI : *Direct Bond Interconnect*

EBSD : *Electron BackScattered Diffraction* - Diffraction d'électrons rétrodiffusés

EDS : *Energy Dispersive X-ray Spectroscopy* - Spectroscopie de rayons X à dispersion d'énergie

EF : Éléments Finis

FC300 : Équipement d'assemblage flip-chip de SET (Smart Equipment Technology)

FIB : *Focused Ion Beam* - Sonde ionique focalisée

IBE : *Ion Beam Etching* - Gravure par faisceau d'ions

IMC : *Intermetallic Compound* - Composé intermétallique

IR : Infrarouge

MEB : Microscope Electronique à Balayage

OSAT : *Outsourced Semiconductor Assembly and Test*

PECVD : *Plasma Enhanced Chemical Vapor Deposition* - Dépôt chimique en phase vapeur assisté par plasma

PoP : *Package on Package* - Boîtier sur boîtier

PVD : *Physical Vapor Deposition* - Dépôt physique en phase vapeur

RDL : *ReDistribution Layer* - Couche de redistribution

SAB : *Surface Activation Bonding*

SED : *Secondary Electrons Detector* - Détecteur d'électrons secondaires

SiP : *System in Package* - Système dans un boîtier

SoC : *System on Chip* - Système sur puce

TCB : *Thermal Compression Bonding* - Assemblage par thermocompression

TIC : *Triple Ion Beam Cutting* - Système de polissage ionique à 3 faisceaux d'ions de LEICA

TSB : *Thermosonic Bonding* - Assemblage thermosonique

TSFC : *Thermosonic Flip Chip* - Assemblage flip-chip thermosonique

TSV : *Through Silicon Via* - Via traversant

UBM : *Underbump Metalization*

WLP : *Wafer Level Packaging*

W2W : *Wafer to Wafer* - Wafer sur wafer

Introduction générale

L'industrie de la microélectronique, et plus particulièrement celle des composants photoniques (détecteurs IR ou micro-écrans), mène de constants développements pour miniaturiser et densifier ses systèmes, tout en cherchant à améliorer leurs performances. Le packaging de ces architectures est une étape particulièrement critique de ce point de vue, notamment à travers l'intégration 3D de composants aux propriétés très hétérogènes. Ceux-ci sont traditionnellement constitués d'une puce active détectant ou émettant des photons et d'un circuit de lecture traitant le signal électrique, et sont assemblés grâce à la technologie flip-chip. Les fonctions sont ainsi superposées et la connexion électrique et mécanique est réalisée par le biais d'interconnexions situées sous chaque pixel, à l'interface entre les deux puces. La miniaturisation se traduit notamment par la diminution du pas pixel, aujourd'hui sous les 10 μm , permettant une augmentation de la résolution des systèmes. Le développement du packaging intervient, dans ce contexte, sur deux points clés : le procédé d'assemblage et les interconnexions.

Les matériaux constitutifs de ces architectures les rendent particulièrement sensibles, notamment à faible pas pixel, pour lesquels les procédés d'assemblages traditionnels tels que la thermocompression ou le brasage montrent certaines limites. Ils s'effectuent en effet à chaud, ce qui s'ajoute au budget thermique auquel les composants sont soumis durant leur fabrication. Les composants étant constitués de matériaux aux coefficients de dilatation thermique éloignés, le chargement thermomécanique qu'ils subissent durant l'assemblage génère alors des contraintes qui peuvent compromettre cette étape (désalignement) et/ou leur fiabilité en service (défaillance de pixels). Cela s'avère d'autant plus problématique pour l'assemblage de puces à faible pas pixel pour lequel le moindre désalignement final est critique. Dans ce contexte, l'assemblage par insertion à température ambiante se trouve être une solution adaptée à ces verrous technologiques, rencontrés par les procédés actuels. D'autant plus que cette technique permet de s'affranchir de l'utilisation de chimie de désoxydation, d'accroître les cadences d'assemblage et donc d'en limiter les coûts.

Le CEA Leti développe donc ce procédé d'hybridation via la mise en œuvre de différentes filières d'interconnexions innovantes : les micro-tubes oxydes et les nano-inserts. Adaptées à l'insertion, elles doivent cependant répondre à plusieurs critères pour concurrencer les

solutions existantes. Les interconnexions sont préalablement fabriquées sur le wafer, avant l'individualisation des puces, via les technologies de *Wafer Level Packaging*. Cela permet de simplifier la fabrication, d'augmenter sa rapidité et d'en réduire le coût. La fabrication de ces nouvelles interconnexions requiert donc d'être compatible avec les moyens de production traditionnels des fonderies et des *OSATs*, afin d'être facilement industrialisable. Mais cela nécessite d'utiliser les procédés tels que les dépôts, photolithographies et gravures au niveau de leurs limites, afin d'obtenir des interconnexions fiables à faible pas pixel. D'autant plus que leur design doit leur permettre de rattraper les défauts de planéité et de voilure des composants (hauteur suffisante), et d'être tolérantes au désalignement induit par la précision des équipements de flip-chip (de l'ordre de 0,3 μm).

Cette thèse propose donc d'étudier l'assemblage flip-chip par insertion à température ambiante. L'étude du contact mécanique et électrique a ainsi été réalisée expérimentalement et par le biais de simulations numériques par éléments finis (EF) modélisant l'assemblage et la conductivité électrique en service, avec pour objectifs d'améliorer la compréhension des phénomènes physiques liés à ce type d'assemblage, et d'optimiser le design des interconnexions et ainsi leurs performances. C'est tout d'abord sur la mise en œuvre de micro-tubes oxyde au pas de 10 μm (assemblages et caractérisation mécanique et électrique) que ce travail s'est focalisé. Il s'agit d'une évolution de la filière historique de micro-tubes du laboratoire de packaging du CEA Leti, dont la fabrication est aujourd'hui simple et facilement industrialisable, mais qui présente la limite d'avoir une âme isolante. L'accent a ensuite été mis sur le développement complet de nouvelles interconnexions : les nano-inserts, qui présentent la particularité d'avoir une âme conductrice, à des pas allant de 10 μm à 2 μm . Des simulations numériques ont permis au préalable de démontrer leur intérêt et de les dimensionner (nombre par interconnexions, géométrie, agencement, etc.), puis la réalisation de prototypes a été entreprise, depuis la conception jusqu'à la fabrication.

Ce manuscrit s'organise donc en cinq chapitres. Le premier présente d'abord un état de l'art dans le domaine du packaging en microélectronique, appliqué aux composants photoniques. Les verrous technologiques aujourd'hui rencontrés dans le développement de procédés d'assemblage pour des composants à faibles pas pixel sont ensuite identifiés, ainsi que les solutions déjà étudiées pour pallier ces problématiques. L'intérêt de l'étude de la solution sur laquelle porte cette thèse, l'assemblage par insertion à température ambiante,

est enfin explicité. L'ensemble s'appuie sur une synthèse bibliographique des travaux existant ainsi que les stratégies de modélisation mises en œuvre.

Le second chapitre présente les véhicules tests à base de micro-tubes oxyde au pas de 10 μm étudiés dans cette thèse ainsi que les méthodes d'assemblage et de caractérisation associées. Les lois de comportement ainsi que les propriétés électriques et mécaniques des matériaux présents dans les architectures étudiées sont ensuite définies.

Le troisième chapitre est axé sur la simulation numérique par éléments finis de l'assemblage des micro-tubes oxyde et de leur conductivité électrique en utilisation. Les modèles mécaniques et électriques créés sont d'abord présentés et l'impact des principaux paramètres liés au design (dimensions et matériaux utilisés) sur les grandeurs caractéristiques d'intérêt (force d'assemblage et résistance électrique) est ensuite étudié.

Le quatrième chapitre présente la caractérisation morphologique et électrique des micro-tubes oxyde après assemblage ainsi que tous les résultats expérimentaux obtenus. Cela permet d'évaluer les performances de ces interconnexions, mais aussi de mettre en évidence l'évolution de la force d'assemblage et de la résistance électrique en fonction de la profondeur d'insertion pour différentes configurations. Les résultats sont enfin comparés aux simulations numériques pour vérifier et valider l'impact de certains paramètres sur les grandeurs caractéristiques.

Le dernier chapitre s'intéresse au développement d'un nouveau type d'interconnexions permettant l'assemblage par insertion à température ambiante en réduisant considérablement la force d'assemblage : les nano-inserts. Dans un premier temps, l'intérêt de leur développement et les bénéfices qu'ils peuvent apporter sont mis en évidence par le biais de simulations numériques mécaniques et électriques. La fabrication, innovante et complexe, est ensuite détaillée, avec toutes les étapes réalisées pour l'hybridation de composants à très faibles pas pixels, depuis 10 μm jusqu'à 2 μm , ainsi que les principaux défis qui ont dû être surmontés pour y parvenir.

Le manuscrit s'achève en récapitulant la démarche et les défis relevés pour la mise en œuvre d'interconnexions à base de micro-tubes oxyde dont les performances ont été démontrées, mais également pour les nouvelles interconnexions à base de nano-inserts dont la fabrication a pu être réalisée. Il conclut finalement sur la pertinence et les limites des différentes structures et quelques préconisations pour leur développement futur.

Chapitre I - Étude bibliographique

Table des matières

I.1. Introduction.....	17
I.2. Le packaging en microélectronique : vers l'intégration 3D	17
I.2.1. Le packaging en microélectronique	19
I.2.2. La technologie flip-chip	24
I.2.3. Le wafer level packaging (WLP).....	26
I.3. Verrous technologiques limitant les procédés traditionnels d'assemblage face au « fine pitch »	28
I.3.1. Miniaturisation : diminution du pas pixel	28
I.3.2. Rattrapage des défauts de planéité et de voilure des composants	31
I.3.3. Assemblage en température et matériaux hétérogènes	31
I.3.4. Simplification et industrialisation des procédés d'assemblage.....	34
I.3.5. Une solution possible : l'assemblage à température ambiante	34
I.4. État de l'art des solutions d'assemblage à température ambiante et des outils de modélisation associés.....	35
I.4.1. Procédés d'assemblage traditionnels développés à température ambiante.....	36
I.4.2. Procédés par insertion	38
I.4.3. Autre procédé à température ambiante	42
I.4.4. La modélisation par éléments finis : un outil pour optimiser le développement d'interconnexions.....	43
I.4.5. Solutions développées dans cette thèse : les micro-tubes oxyde et les nano-inserts.....	48
I.5. Conclusion	50

I.1. Introduction

L'assemblage de composants photoniques, tels que les capteurs ou les micro-écrans, fait face à de nombreux défis pour s'adapter à la miniaturisation et à la diversification qui orientent les développements et les innovations en microélectronique et en photonique. Ajoutées à cela, les problématiques environnementales, les crises énergétiques et la raréfaction des ressources mènent à des remises en question, à la fois des méthodes de développement des matériaux et des procédés de fabrication traditionnellement utilisés. C'est dans ce contexte que le concept d'intégration 3D se développe permettant de superposer les fonctions pour minimiser l'espace occupé par les composants hétérogènes, tout en augmentant leurs performances et leur fiabilité. Une voie possible pour répondre à ces défis est le développement de procédés d'assemblage à température ambiante. Cependant, les interconnexions mises en œuvre par de tels procédés doivent répondre à plusieurs spécifications tout en garantissant un bon contact mécanique et électrique, en s'adaptant à la diminution des pas pixels, aujourd'hui inférieurs à 10 μm .

Ce chapitre a pour objectif de mettre en contexte l'étude sur laquelle porte cette thèse. Une première partie permet tout d'abord de présenter le domaine du packaging en microélectronique et ses évolutions, et plus particulièrement appliqués aux composants photoniques. La seconde partie a pour but d'identifier les verrous technologiques aujourd'hui rencontrés dans le développement de solutions d'assemblage de composants photoniques à faible pas et de présenter la problématique de cette thèse. Une troisième partie établit un état de l'art qui présente les procédés d'assemblage à température ambiante développées pour répondre à ces enjeux, puis identifie où se situent les solutions d'interconnexions explorées dans la thèse ainsi que les méthodes d'études expérimentales et numériques permettant leur optimisation.

I.2. Le packaging en microélectronique : vers l'intégration 3D

La microélectronique est une branche de l'électronique qui s'intéresse à la fabrication des composants à l'échelle du micromètre. L'électronique émerge au 19^{ème} siècle avec la découverte des propriétés des matériaux semi-conducteurs et les inventions qui en découlent. La première est la diode, brevetée par John Ambrose Fleming, ancien employé de

Thomas Edison, en 1904. Cependant, jusqu'à la moitié du 20^{ème} siècle, les premiers systèmes électroniques restent encombrants et peu fiables. Un tournant se produit en 1947, ouvrant la voie à la microélectronique, avec l'invention du transistor par 3 physiciens américains des Laboratoires Bell : John Bardeen, Walter Brattain et William Shockley. En effet, le transistor, jouant le rôle « d'interrupteur électronique », est un composant petit, fiable et robuste, fonctionnant à faible tension, contrairement à son ancêtre le tube électronique. Ses qualités le rendent indispensable dans la fabrication de composants électroniques.

C'est à partir de 1960, avec l'invention du circuit intégré, qu'a lieu l'avènement de la microélectronique. En effet, cela fait suite à la réalisation du premier circuit intégré, par Jack Kilby, en 1958. Il permet d'interconnecter des composants, tels que des transistors, sur un substrat semi-conducteur, afin de créer des circuits électroniques microscopiques aux applications analogiques et numériques multiples (amplificateurs, mémoires, microprocesseurs...). En 1961, la théorie moderne des semi-conducteurs est décrite par Kenneth Geddes Wilson avec la théorie des bandes. Durant la même période, des procédés de fabrication tels que la photolithographie sont adaptés à la fabrication des semi-conducteurs.

Suite à cette révolution technologique, une accélération de l'accroissement du nombre de transistors capables d'être intégrés sur un microprocesseur a lieu : c'est le début de la miniaturisation et de la densification. C'est une course dans laquelle la microélectronique se lance, afin de pouvoir manipuler des signaux électriques pour transmettre, traiter et stocker de l'information à l'aide d'éléments toujours moins volumineux et plus performants. Gordon Moore, fondateur d'Intel et inventeur du microprocesseur, illustre ce phénomène dès 1965, par sa célèbre loi empirique, la « loi de Moore », qui, revue en 1975, prédit le doublement tous les 2 ans du nombre de transistors capables d'être intégrés dans les microprocesseurs. Cette loi s'est révélée exacte jusqu'au début du 21^{ème} siècle, mais les limites physiques de la miniaturisation et les coûts que cela implique ont provoqué un changement d'approche de la part des industriels. Dans une volonté d'encore plus de miniaturisation et de fonctionnalités, de nouvelles approches *More Moore* et *More than Moore*, illustrées à Figure I-1 [1], ont vu le jour, incluant l'application finale visée à la miniaturisation dans la conception de nouveaux composants. De nouveaux concepts émergent alors, à la fois dans le cadre de la diversification fonctionnelle, avec le *System on Chip* (SoC), permettant d'intégrer de multiples fonctionnalités

dans une seule puce, et dans le cadre de la densification, avec le *System in Package* (SiP), consistant à empiler des composants fabriqués sur des puces distinctes. De nouveaux paramètres entrent alors en jeu avec cette nouvelle vision de la microélectronique, donnant une place importante au packaging. En effet, la densification des interconnexions, connectant les composants entre eux, devient un enjeu majeur de développement afin de continuer la miniaturisation des composants tout en garantissant leur intégrité et leur bonne connexion électrique et mécanique.




Figure I-1 - Lois de "More Moore" et "More than Moore" [1]

I.2.1. Le packaging en microélectronique

I.2.1.1. Le domaine du packaging et ses évolutions vers l'intégration 3D

Définition du packaging

Le domaine du packaging se retrouve à différentes échelles des systèmes électroniques, s'intéressant à la fois à la conception, l'assemblage et la protection des composants. Son rôle est « d'établir les interconnexions et l'environnement nécessaires aux circuits intégrés pour traiter ou stocker de l'information » [2]. Il intervient à 5 niveaux de fabrication d'un système électronique, depuis le wafer (niveau 0) jusqu'au système final (niveau 4). À chaque niveau

correspond un type d'interconnexion (Tableau I-1) [3] adapté aux contraintes et aux besoins liés aux différentes échelles. Le packaging est donc un domaine vaste et pluridisciplinaire. En effet, afin de garantir l'intégrité des composants et la fiabilité des interconnexions, c'est à la fois l'électronique, la mécanique, la science des matériaux et la statistique qu'il faut prendre en compte, sans négliger des paramètres tels que les liaisons thermiques, la protection chimique, mécanique et aux rayonnements, ou encore les coûts [2]. Le développement du packaging d'un composant nécessite donc de trouver le meilleur compromis entre ces différents paramètres.

Cette thèse s'intéresse aux niveaux 0 et 1. En effet, les interconnexions développées sont des connexions inter-puces fabriquées au niveau du wafer¹.

Niveau	Packaging	Type d'interconnexions	Rôle
0	Puce élémentaire – au niveau du substrat (<i>wafer level</i>)	Niveaux intermétalliques	Fonction élémentaire
1	Boîtier, puces découpées et empilées, interposeur	Connexion filaire ou soudure des entrées/sorties de puces	Bloc opérationnel comprenant plusieurs CI, passifs intégrés
2	Carte élémentaire	Composants Montés en Surface (CMS), brasés sur un circuit imprimé qui réalise les interconnexions entre les composants	Fonction (sous-système)
3	Carte mère, fond de panier	Plug, connecteurs carte à carte	Plusieurs fonctions
4	Machine, produit, équipement	Câblage interne par fils, circuits imprimés flexibles	Interaction avec l'environnement extérieur

Tableau I-1 - Les 5 niveaux d'interconnexions dans le packaging microélectronique [3]

Evolution du packaging vers l'intégration 3D

À l'origine, à cette échelle du packaging, c'est une approche 2D qui a été développée : le *Chip on Board* (CoB), utilisant simplement du collage ou du brasage et des connexions filaires (*wire bonding*). Chaque puce a une fonctionnalité et les distances entre les puces sont grandes. Dans le cadre de la diversification des fonctionnalités, de la densification des composants, de l'amélioration de la fiabilité et de la diminution des coûts, les approches SiP et SoC sont ensuite apparues. Ces trois approches coexistent alors, avec pour objectif de trouver les meilleurs compromis performances, densité, fiabilité, coûts. Cependant, un problème reste encore majeur : la longueur des interconnexions, limitant les performances des composants. C'est au début des années 2000 qu'une solution va être envisagée, permettant de connecter

¹ Très fine tranche de matériau semi-conducteur monocristallin servant de substrat de fabrication des composants en microélectronique

verticalement les circuits entre eux : il s'agit de l'intégration 3D, illustrée à la Figure I-2 [4]. Cette technologie permet de limiter le volume occupé par les puces et diminue considérablement le trajet des signaux électriques. Le développement des *Through Silicon Vias* (TSV), pistes conductrices traversant les puces, permet un empilement compact des puces réduisant la longueur des interconnexions. La technologie d'empilement *Package on Package* (PoP) fait aussi son apparition, permettant de superposer des puces en les connectant par des interconnexions. Un nouveau défi est alors soulevé : développer des interconnexions capables de connecter à la fois électriquement et mécaniquement des puces verticalement. Parallèlement, la miniaturisation implique une diminution du pas des interconnexions, faisant face aux limites techniques des procédés de fabrication et des équipements d'assemblage. L'émergence des nanomatériaux vient aussi peu à peu bouleverser le domaine du packaging, notamment avec les nanotubes de carbone, qui présentent des propriétés thermiques, électriques et mécaniques uniques.




Figure I-2 - Schémas d'intégration de composants : (a) 2,5D et (b) 3D [4]

Avec l'essor de l'intégration 3D, plusieurs voies d'assemblage utilisant des équipements de *Pick & Place* se développent : le *Chip to Chip* (C2C), assemblage puce sur puce, le *Chip to Wafer* (C2W), assemblage de puces sur un wafer, ou encore le *Wafer to wafer* (W2W), réduisant le nombre de manipulations d'assemblage. Toutes ces méthodes requièrent une grande précision dans l'alignement et la planéité des composants, ce qui implique une parfaite maîtrise des procédés.

Ces avancées dans le domaine du packaging sont le fruit de l'évolution des procédés d'assemblage et des techniques d'interconnexions.

I.2.1.2. Le packaging appliqué aux composants photoniques

La photonique est une branche de la microélectronique qui étudie les composants générant ou transmettant des photons en assurant le traitement et la conversion de signaux. Dans cette

thèse, on s'intéresse à l'assemblage de composants photoniques, ce qui implique des contraintes supplémentaires en particulier au niveau des matériaux constitutifs.

Architecture d'un composant photonique

Ce type d'architecture, illustré à la Figure I-3, est composé de deux puces distinctes ayant des fonctions complémentaires.




Figure I-3 - Exemple d'architecture de composant photonique

D'un côté, le composant actif, un circuit d'affichage ou de détection pouvant être fabriqué dans divers matériaux (InAsGa, HgCdTe, InSb...), émet ou reçoit des photons. Ce circuit est une matrice de pixels qui convertissent les signaux optiques (photons) en signaux électriques (électrons), ou inversement. Pour illustrer cela, on s'appuiera sur deux exemples, qui sont des technologies de pointe :

- dans le cas d'une conversion d'un signal optique en signal électrique, on trouve ce type de matrice pour les détecteurs infrarouges refroidis (IRR), présentés à la Figure I-4 [5]. Les pixels sont alors des photodiodes constituées d'une jonction P-N fabriquée dans un matériau semi-conducteur, majoritairement le CdHgTe.


- dans le cas d'une conversion d'un signal électrique en un signal lumineux, ce type de matrice est présent dans les micro-écrans, illustrés à la Figure I-5 [6]. Les pixels peuvent alors être des micro LEDs, fabriquées en GaN par exemple.

De l'autre côté, le circuit de lecture, fabriqué à l'aide de la technologie CMOS (*Complementary Metal Oxide Semiconductor*) sur un substrat en silicium, permet de traiter le signal électrique, c'est-à-dire l'information.

Ces deux exemples mettent en évidence le caractère hétérogène de ce type d'architecture. En effet, les matériaux constituant les deux puces présentent des propriétés mécaniques et thermiques très différentes.



(a)



(b)

Figure I-4 - (a) Image obtenue par imagerie infrarouge et (b) architecture d'un détecteur infrarouge refroidi [5]



Figure I-5 - Exemple de micro-écran [6]

Assemblage d'un composant photonique

L'assemblage de composants photoniques a pour objectif de connecter électriquement et mécaniquement chaque pixel du composant actif au circuit de lecture par le biais d'une interconnexion, comme représenté à la Figure I-3. Un paramètre clé est alors le pas d'interconnexion (pitch), qui correspond au pas pixel du composant actif. Actuellement, dans l'industrie, les composants photoniques standards comportent des interconnexions d'un pitch de l'ordre de 30 à 50 μm . Pour certaines applications spécifiques, telles que les détecteurs utilisés pour l'imagerie infrarouge refroidie présentés précédemment, des interconnexions d'un pitch de 10 μm à 5 μm , appelées « fine pitch », sont présentes sur les dispositifs commercialisés [7,8].

Une interconnexion se compose de deux parties : une sous le pixel, en face arrière du composant actif, et une à l'emplacement correspondant, en face avant du circuit de lecture. Généralement, elles sont fabriquées directement sur le wafer dans les fonderies, à la fin du procédé de fabrication des circuits intégrés.

L'assemblage des deux puces, nommé hybridation, est le plus souvent réalisé verticalement à l'aide de la technologie flip-chip. Le composant, formé par la création d'un contact entre les deux parties des interconnexions, est nommé composant hybridé.

I.2.2. La technologie flip-chip

I.2.2.1. Principe de la technologie flip-chip

La technologie d'assemblage flip-chip, inventée par IBM en 1962 sous le nom de procédé C4 (*Controlled Collapse Chip Connection*), consiste à retourner (flip-chip) et reporter une puce sur un substrat par l'intermédiaire d'interconnexions [9]. Cette technologie permet d'atteindre des cadences d'assemblage élevées, réduisant ainsi les coûts associés au packaging.




Figure I-6 - Principe de la technologie flip-chip utilisée pour l'assemblage de composants photoniques

Le principe de la technologie flip-chip, schématisé à la Figure I-6, consiste à retourner le composant actif, sur lequel la partie supérieure des interconnexions est fabriquée en face arrière, au-dessus du circuit de lecture, sur lequel la partie inférieure des interconnexions est fabriquée en face avant. Les puces sont ensuite alignées à l'aide d'un microscope à deux têtes, afin d'aligner parfaitement les parties supérieures et inférieures des interconnexions. Enfin, le composant actif est mis au contact du circuit de lecture, puis hybridé, et une résine de protection, l'underfill, est appliquée entre les deux puces afin de protéger les interconnexions de leur environnement et ainsi garantir la fiabilité de l'assemblage dans le temps.

I.2.2.2. Les différentes filières existantes

A l'origine, les interconnexions mises en œuvre étaient des bossages (billes réalisées dans un alliage fusible) hybridés par refusion. Il s'agit de la filière originelle du flip-chip, une filière désignant un type d'interconnexions combiné à un procédé d'assemblage. Puis, ces 60 dernières années, une grande diversité d'autres filières a vu le jour, comme celles par exemple développées au laboratoire de packaging du CEA Leti, présentées à la Figure I-7.




Figure I-7 - 2 filières traditionnelles d'interconnexions développées à faible pas pixel au CEA Leti combinant chacune un type d'interconnexion et un procédé d'assemblage différents

Plus généralement, la gamme d'interconnexions existantes regroupe entre autres des piliers, des bumps (ou bossages), des billes ou encore des films adhésifs. Les procédés d'assemblage utilisés pour les mettre en œuvre sont aussi très variés. On trouve par exemple [3,10] :

- Le brasage : un cycle de chauffe (à une température maximale aux alentours de 200 °C) est réalisé afin de faire entrer en fusion le matériau de brasure et ainsi de créer un contact par mouillage sur la surface à assembler.

- La thermocompression : une pression (de l'ordre de 1 à 10 MPa) est appliquée simultanément à un cycle de chauffe, à une température inférieure à la température de fusion du matériau constituant les interconnexions (Au, Cu ou encore Al), afin de créer un contact par diffusion chimique. Les températures appliquées (pouvant aller jusqu'à 400 °C) sont en revanche plus importantes que pour le brasage, et les temps d'assemblage allongés.

- L'insertion : une force (de plusieurs mN/interconnexion) est appliquée à température ambiante pour créer un contact par déformation plastique, à laquelle s'ajoute parfois une diffusion chimique.

- Le collage direct : collage réalisé par application de pression (entre 1 et 10 MPa) et de température au niveau de deux surfaces sans matériau intermédiaire (ce qui implique une faible rugosité et un retrait de l'oxyde natif des surfaces à assembler). Ce procédé permet de s'affranchir du gap inter-puces et donc de l'étape d'enrobage, mais un recuit est nécessaire pour activer la diffusion (autour de 400 °C).

Cette thèse s'intéressera plus particulièrement à des filières d'interconnexions mises en œuvre par insertion à température ambiante. En effet, les filières utilisant ce procédé d'assemblage présentent des avantages permettant de ne plus être limités par les verrous technologiques issus des filières plus traditionnelles, comme celles utilisant la thermocompression ou le brasage. Dans les prochains paragraphes, on identifiera d'abord ces verrous avant de voir en quoi les solutions étudiées dans cette thèse peuvent les lever.

I.2.3. Le wafer level packaging (WLP)

La technologie flip-chip implique que les différentes parties des interconnexions aient été préalablement fabriquées sur les puces, mais il est plus aisé, plus rapide, plus robuste et plus économique pour les industriels de réaliser ce processus à l'échelle du wafer. Pour cela, un domaine du packaging s'est fortement développé : le wafer level packaging (WLP).

I.2.3.1. Définition du WLP

Le WLP consiste en la réalisation des interconnexions directement sur le wafer, avant que les puces ne soient individualisées. Cela permet de s'affranchir de l'étape de mise en boîtiers individuels des puces avant d'être intégrées au système final et surtout de mutualiser les étapes de fabrication des interconnexions à plusieurs centaines de composants. Ces dernières interviennent à la fin des étapes de fabrication d'un circuit intégré et sont présentées à la Figure I-8 [3]. Elles utilisent les procédés de fabrication traditionnels de la microélectronique : dépôts, photolithographies et gravures. Elles peuvent donc être réalisées directement chez

les fondeurs ou OSATs (*Outsourced Semiconductor Assembly and Test*), limitant ainsi les coûts et les délais.




Figure I-8 - Principales étapes du WLP [3]

I.2.3.2. Principales étapes de fabrication

La première étape consiste à redistribuer les plots d'entrée/sortie de la puce grâce à des pistes électriques et des vias. Le but est de les répartir de manière homogène sur la surface et d'assurer la compatibilité avec les interconnexions de la future puce qui viendra être hybridée. Cette couche technologique est nommée couche de redistribution ou *redistribution layer* (RDL). Une passivation est réalisée avant et après cette étape afin d'isoler les couches entre elles.

Les interconnexions sont ensuite fabriquées. Dans le cas des interconnexions les plus traditionnelles, les bumps ou les billes, elles sont constituées de deux parties :

- une couche de métallisation, ou *underbump metalization* (UBM), réalisée par le dépôt de plusieurs couches de métal. Généralement, une couche d'accroche est d'abord déposée pour assurer une bonne reprise de contact électrique avec la piste électrique ou le via. Ensuite,

une barrière de diffusion peut être déposée afin d'éviter la diffusion des éléments à travers les couches. Enfin, une couche de mouillage est déposée pour accueillir le bossage.

- un bossage métallique, ou bump, souvent réalisé dans un alliage fusible à basse température (autour de 200 °C).

Le packaging flip-chip de composants photoniques est une étape essentielle dans la conception de systèmes. L'intégration 3D et le WLP font donc face à de nombreux verrous technologiques auxquels les industriels sont confrontés pour améliorer leurs performances.

I.3. Verrous technologiques limitant les procédés traditionnels d'assemblage face au « fine pitch »

Les procédés d'assemblage les plus utilisés (brasage, thermocompression, collage direct, etc. [10]) font face à de nombreux défis technologiques pour rester compétitifs devant la diminution du pas pixel, aujourd'hui souvent inférieur à 10 μm pour des applications avancées. Le développement d'un nouveau procédé englobe en effet à la fois un type d'interconnexions donné et toutes les étapes/technologies nécessaires à sa mise en œuvre qu'il faut par conséquent maîtriser.

I.3.1. Miniaturisation : diminution du pas pixel

La miniaturisation et la diversification continues des systèmes en microélectronique dirigent l'évolution de l'industrie des composants photoniques, avec pour objectif d'augmenter en permanence la résolution. Or, pour augmenter la résolution d'un système sans modifier sa taille, cela nécessite d'augmenter le nombre de pixels sur une surface donnée. En ce qui concerne le packaging, cela implique une diminution du pas pixel et donc du pas des interconnexions. Pour des applications avancées, ce sont des interconnexions d'un pas inférieur ou égal à 10 μm qui sont développées, allant même jusqu'à 5 μm comme le prévoit *l'International Roadmap for Devices and Systems* en 2022 [11]. Cette diminution reste limitée technologiquement par plusieurs paramètres, à la fois au niveau de la fabrication des interconnexions et de l'assemblage.

I.3.1.1. Limitations liées aux procédés de fabrication

Les procédés utilisés pour la fabrication des interconnexions présentent des limites de résolution. En diminuant le pas des interconnexions, il reste souhaitable que ces dernières gardent une hauteur suffisante afin de rattraper les défauts de planéité et de voilure des composants à assembler. Ainsi, pour fabriquer des interconnexions suffisamment hautes, cela nécessite de réaliser des photolithographies et des gravures à fort « aspect ratio », s'approchant des limites actuelles des procédés. Certains types d'interconnexions, comme les billes d'indium par exemple, voient leur taille limitée par leur géométrie. En effet, la taille de la bille, c'est-à-dire son diamètre, est contrainte par les dimensions de l'UBM. Pour des pas pixels inférieurs à 10 μm , elle devient du même ordre de grandeur que les défauts de planéité ou de voilure observés sur les composants, comme présenté à la Figure I-9.




Figure I-9 - Evolution de la taille des billes d'indium en fonction du pas pixel

I.3.1.2. Métallurgie

La métallurgie des interconnexions devient un paramètre important pour des pas inférieurs à 10 μm . En effet, des composés intermétalliques (IMCs) peuvent se former aux interfaces des différents matériaux mis en contact dans les interconnexions lors de l'assemblage. Cette formation peut être spontanée ou induite par la température et/ou le vieillissement (mécanismes de diffusion). On peut, par exemple, observer cette formation d'IMCs à l'interface entre les billes d'indium et la couche d'or des UBMs (Figure I-10 (b) [12]), ou entre les couches de Sn, d'Au et de Ni dans le cas piliers de cuivre (communément appelés *copper pillars*) (Figure I-10 (a) [13]). Ces IMCs ont leurs propres propriétés mécaniques, électriques et thermiques, bien souvent différentes des métaux et alliages d'origine, et sont généralement très fragiles. Cela peut être néfaste pour les composants, notamment à faibles pas lorsque leur proportion dans les interconnexions devient prépondérante (cf. Figure I-10), avec le

risque de provoquer une rupture du contact prématurée des interconnexions par fissuration. Il est alors nécessaire de choisir les matériaux composant les interconnexions de manière à limiter ces IMCs qui peuvent impacter la fiabilité des composants.




Figure I-10 - (a) Cross section des IMCs formés dans un copper pillar au pas de $10\ \mu\text{m}$ après assemblage par thermocompression [13] ; (b) Cross section des IMCs formés dans une bille d'indium au pas de $7,5\ \mu\text{m}$ après assemblage par refusion [12]

I.3.1.3. Limitations liées aux procédés d'assemblage

Au niveau de l'assemblage cette fois, c'est la précision d'alignement des équipements de flip-chip qui limite la diminution du pas pixel. En effet, les équipements les plus performants aujourd'hui proposent une précision d'alignement de l'ordre de $0,5\ \mu\text{m}$ [14]. Une telle précision est tout à fait adaptée pour des pas pixels supérieurs à $10\ \mu\text{m}$, mais en dessous, même un faible désalignement peut engendrer la création de courts-circuits entre des interconnexions et provoquer la défaillance des composants hybridés. L'assemblage par refusion permet de s'affranchir de ces problématiques liées à l'alignement, grâce à sa capacité d'auto-alignement [15]. Si un léger désalignement est présent au moment de la mise en contact des deux puces, lors de la fusion des billes d'interconnexion, chacune va exercer une force de rappel sur la puce « top » sous l'effet des tensions de surface, cherchant à minimiser la surface de contact avec l'air en retrouvant sa forme sphérique, alignant automatiquement les UBMs des puces « top » et « bottom ». Cependant, ce procédé implique l'usage d'un traitement thermique engendrant des contraintes thermomécaniques néfastes pour certains composants particulièrement sensibles, ou la dégradation de leurs performances.

I.3.2. Rattrapage des défauts de planéité et de voilure des composants

La diminution de la taille des interconnexions, induite par la diminution du pas pixel, a aussi un impact sur la capacité des interconnexions à compenser les défauts de planéité et de voilure des composants. En effet, les composants à hybrider peuvent présenter une certaine rugosité ou une voilure importante.

Ce sont les composants amincis ou les composants grands formats (d'une surface allant jusqu'à quelques cm² dans le cas des micro-écrans) qui y sont le plus sensibles. Ils peuvent présenter une flèche de l'ordre de quelques micromètres entre le centre et les bords du composant. De ce fait, si la hauteur des interconnexions est inférieure à la flèche, il n'y aura pas de contact créé sur les périphéries du composant lors de l'assemblage, comme illustré à la Figure I-11 [16].




Figure I-11 - Impact de la voilure des composants sur les interconnexions [16]

Il se peut que la problématique de voilure survienne également en service, notamment pour les composants subissant un cyclage thermique, tels que les détecteurs infrarouges refroidis grands formats utilisés dans des applications spatiales. Une flèche jusqu'à 3 μ m du circuit de détection peut survenir, induite par les contraintes thermomécaniques générées dans les composants [17]. Il est alors nécessaire que les interconnexions soient capables de s'accommoder à ces déformations, pour ne pas risquer leur fissure et donc une potentielle perte de contact.

I.3.3. Assemblage en température et matériaux hétérogènes

Les procédés traditionnels d'assemblage, comme le brasage, la thermocompression ou le collage direct, impliquent des montées en température néfastes dans le domaine de l'assemblage de composants photoniques. En effet, leur architecture est hétérogène en

termes de matériaux constitutifs, dont les propriétés thermomécaniques sont très différentes. Les composants actifs sont fabriqués dans des matériaux ayant généralement des coefficients de dilatation thermique (CTE) éloignés de celui du Si (substrat traditionnel des circuits de lecture). Cette différence de CTE engendre un désalignement des interconnexions lors de l'assemblage et entraîne la génération de contraintes thermomécaniques dans les composants au refroidissement et en fonctionnement, ce qui réduit leur fiabilité.

I.3.3.1. Désalignement lors de l'assemblage




Figure I-12 - (a) Désalignement créé entre deux puces aux CTE éloignés lors d'un assemblage en température [18]; (b) images MEB d'une coupe d'interconnexions au pas de 10 μm désalignées lors de l'assemblage à 250 $^{\circ}\text{C}$ [19]

L'assemblage en température de deux puces ayant des CTE éloignés engendre un désalignement des deux parties des interconnexions, comme illustré à la Figure I-12 (a) [18]. Dans notre exemple, la puce « top » présente un CTE supérieur à la puce « bottom ». Lors de la montée en température, la puce « top » se déforme donc latéralement plus que la puce

« bottom ». Les deux parties des interconnexions, initialement en contact à température ambiante, se retrouvent ainsi désalignées, comme le montre la Figure I-12 (b) [19]. Pour des pas inférieurs à 10 μm , un désalignement de plusieurs micromètres peut empêcher la création d'un contact entre les deux parties des interconnexions ou entraîner la formation de courts-circuits.

I.3.3.2. Génération de contraintes résiduelles

Les procédés d'assemblage impliquant une variation de température génèrent des contraintes thermomécaniques dans les composants hybridés. Ces contraintes s'ajoutent à celles créées lors de la fabrication des puces et celles qui surviendront lors de l'utilisation des composants. On observe particulièrement cette problématique avec les détecteurs IRR composés d'un circuit de détection en CdHgTe ($\text{CTE} = 4,96 \cdot 10^{-6} \text{ K}^{-1}$ à 293 K [20]) et d'un circuit de lecture en Si ($\text{CTE} = 2,56 \cdot 10^{-6} \text{ K}^{-1}$ à 293 K [21]). En effet, leur hybridation est réalisée par refusion de billes d'indium à une température d'environ 200 °C et l'underfill est réticulé à 80 °C. Cela implique plusieurs retours à température ambiante entre chaque étape, sans oublier leur température de fonctionnement en service de 80 K, ce qui entraîne des dilatations et des contractions successives de la structure. Les contraintes résiduelles ainsi générées provoquent l'apparition de défauts au niveau du circuit de détection, pouvant induire la défaillance de pixels et par conséquent celle du détecteur tout entier.

Pour faire face à la génération de contraintes résiduelles et les problématiques de voilure, différentes solutions ont été développées. La création d'un substrat de contrainte permet par exemple d'accommoder les CTE des différentes couches en insérant un matériau au CTE intermédiaire entre le CdHgTe et le Si, dans les détecteurs IR refroidis [22]. L'amincissement du circuit de détection permet aussi de diminuer la flèche post-assemblage et ainsi de limiter les phénomènes de cisaillement dans les interconnexions conduisant à leur défaillance [23].

Une autre solution possible pour répondre à ces deux problématiques (désalignement et contraintes résiduelles), qui paraît particulièrement intéressante, est de diminuer voire de s'affranchir des variations de température induite par les procédés d'assemblage traditionnels tels que la refusion, la thermocompression ou encore le collage direct.

I.3.4. Simplification et industrialisation des procédés d'assemblage

Pour répondre aux besoins des industriels, il est nécessaire, dans le développement d'une nouvelle filière, d'envisager dès le début des solutions dont la mise en œuvre permet de maintenir de hautes cadences d'assemblage. Cela requiert de s'interroger sur la rapidité, la simplicité et le coût de cette mise en œuvre. De plus, dans le contexte actuel, il convient de se questionner sur l'impact environnemental des solutions proposées. En effet, il est indispensable de limiter l'énergie utilisée dans la fabrication des interconnexions et la réalisation de l'assemblage. Il en va de même pour l'usage de chimie et le choix des matériaux, dont la rareté et l'exploitation de certains sont critiques.

Une étape des procédés traditionnels d'assemblage requiert l'utilisation de chimie et/ou de beaucoup d'énergie : la désoxydation des interconnexions préalable à l'hybridation. Les interconnexions métalliques, si elles ne sont pas entièrement constituées d'un métal noble, ont une couche d'oxyde natif qui se forme en surface. Cet oxyde présente une température de fusion supérieure au métal correspondant. Dans le cas de procédés utilisant la refusion, si la couche d'oxyde n'est pas retirée, alors le métal fondu sera emprisonné à l'intérieur. Il est alors impossible que le métal mouille sur l'UBM pour créer une liaison métallique. Pour éviter cette situation, les bossages subissent une préparation, le plus souvent une attaque chimique à l'acide en phase liquide ou vapeur, éliminant la couche d'oxyde natif. Un plasma atmosphérique de réduction peut aussi être utilisé.

Dans le cas de l'assemblage par collage direct cuivre-cuivre, les interconnexions sont créées par la mise en contact de deux surfaces métalliques. La qualité de l'interface de collage est primordiale : les surfaces doivent être particulièrement planes, propres et dépourvues d'oxyde pour qu'une liaison métallique s'établisse par activation des phénomènes diffusifs (chaleur et/ou pression). Dans ce cas encore, la présence d'un oxyde natif est fortement limitante, rendant l'assemblage impossible.

I.3.5. Une solution possible : l'assemblage à température ambiante

Les verrous qui viennent d'être présentés permettent de mettre en place un cahier des charges auquel doit répondre une solution d'assemblage de composants hétérogènes adaptée à des pas pixels inférieurs à 10 μm . Les défis soulevés peuvent être résumés à deux niveaux :

- les interconnexions doivent être d'une hauteur suffisante (pour rattraper les défauts de planéité et de voilure des composants) et constituées de matériaux adaptés dont la fabrication est simple (peu d'étapes) et compatible avec les procédés traditionnels de microélectronique (fonderies ou OSATs)

- le procédé d'assemblage doit limiter les variations de température (pour réduire les contraintes thermomécaniques) et doit être rapide, simple à mettre en œuvre et compatible avec les moyens d'assemblage industriels. De plus, il est intéressant de chercher à limiter l'usage de chimie et l'énergie dépensée.


Dans ce contexte, l'assemblage à température ambiante est une réponse adaptée avec une grande diversité d'interconnexions disponibles. Il est ainsi possible de s'affranchir des contraintes thermomécaniques générées par l'assemblage. De plus, la morphologie et les matériaux composant les interconnexions sont moins limités qu'avec les procédés d'assemblage usuels. Certains procédés comme le collage direct et la thermocompression commencent ainsi à être développés à de faibles températures ($< 200\text{ }^{\circ}\text{C}$), voire à température ambiante, mais cette évolution est très récente.

I.4. État de l'art des solutions d'assemblage à température ambiante et des outils de modélisation associés

L'assemblage à température ambiante est une solution adaptée pour s'affranchir des problématiques liées à l'élévation de température, notamment pour les faibles pas pixels, avec une grande diversité d'interconnexions disponible. Bien que certains procédés traditionnels d'assemblage puissent être « adaptés » à température ambiante, avec plus ou moins de succès, il s'agit bien souvent d'imaginer un nouveau mode d'assemblage par insertion : le principe, à l'échelle d'une interconnexion, est d'insérer une partie dure dans une partie ductile pour la déformer plastiquement, ou de déformer plastiquement les deux parties, afin de créer un contact électrique et mécanique. Pour développer ce procédé d'assemblage et optimiser les performances des interconnexions, il est nécessaire de bien comprendre les mécanismes mis en jeu à différentes échelles : une méthode largement utilisée consiste à coupler la modélisation par éléments finis à la caractérisation expérimentale de prototypes.

I.4.1. Procédés d'assemblage traditionnels développés à température ambiante

I.4.1.1. Le collage hybride



Le collage direct est à l'origine une technique d'assemblage de wafer sur wafer, consistant à connecter deux surfaces sans matériau intermédiaire. Le collage hybride, aussi appelé *Cu-Cu bumpless direct hybrid bonding* (DBI), est une méthode de collage direct où les surfaces connectées sont à la fois des surfaces métalliques et des surfaces diélectriques. Cela permet donc de créer des interconnexions en mettant en contact des cavités débouchantes qui sont gravées dans le SiO_2 et remplies de cuivre. Cette technique requiert donc une parfaite planéité des surfaces à mettre en contact. L'assemblage, qui était réalisé par thermocompression à une température autour de 400 °C sous une pression de plusieurs MPa, nommé *Cu-Cu thermal compression bonding* (TCB), peut être effectué à température ambiante depuis les années 2000, si une préparation des surfaces est préalablement faite. Cependant, un recuit entre 200 et 400 °C pendant plusieurs heures est tout de même nécessaire pour activer l'interdiffusion du cuivre et assurer une bonne interface de contact [24]. Des interconnexions à des pas allant jusqu'à 1 µm (Figure I-13 [25]) peuvent être obtenues par collage hybride avec une résistance de l'ordre de quelques milliohms [25,26].

Afin de s'affranchir du recuit, la préparation des surfaces peut encore être améliorée pour faciliter l'adhésion et l'interdiffusion du cuivre. La méthode d'activation de surface, ou *Surface Activated Bonding* (SAB), permet de retirer l'oxyde natif et les contaminants par bombardement atomique des surfaces et en réalisant l'assemblage sous ultravide [27]. Comme à température ambiante la différence de CTE entre les composants à assembler ne

génère pas de désalignement, il devient possible d'interconnecter des matériaux hétérogènes par collage hybride à très faible pas [8]. Cela réduit significativement le budget thermique² des composants, augmentant leur fiabilité. Cependant, l'environnement d'ultravide reste contraignant et coûteux.

I.4.1.2. Le collage ultrasonique




Figure I-14 - (a) Schéma des deux parties des interconnexions au pas de 15 µm à base de microbumps assemblés par pression et ultrasons à température ambiante et (b) Image MEB d'une coupe des interconnexions assemblées [29]

Le collage ultrasonique utilise les ultrasons pour apporter de l'énergie aux bumps. Cette énergie permet de déformer plastiquement les bumps et d'activer la diffusion à l'interface de contact. Il est ainsi possible de créer une interconnexion métallique en apportant de l'énergie différemment qu'en appliquant une pression ou qu'en élevant la température. A l'origine, cette technique s'est développée comme complément à la thermocompression, permettant de diminuer les températures et pressions appliquées, sous le nom de *Thermosonic Bonding* (TSB) ou *Thermosonic Flip Chip* (TSFC).

Cette technique est aujourd'hui développée à température ambiante. Des microbumps en or au pas de 20 µm ont été assemblés par ultrasons (d'une amplitude de 0,9 µm et à une fréquence de 48,5 kHz) sur une couche d'or à température ambiante, sous une force allant jusqu'à 7,35 mN/bump, correspondant à 600 N pour une matrice au format TV/4 (320 x 256 pixels) [28]. Des microbumps en cuivre au pas de 15 µm, présentés à la Figure I-14 [29], ont été connectés dans des cavités recouvertes d'or à température ambiante par application d'une force (70 mN/bump, correspondant à environ 5 600 N pour une matrice au format TV/4)

² Quantité de chaleur reçue par un composant au fil des étapes successives de fabrication/assemblage, pouvant impacter ses performances et sa fiabilité en service si elle est trop élevée.

et d'ultrasons (d'une amplitude de $2,2\ \mu\text{m}$ et à une fréquence de $48,5\ \text{kHz}$). La résistance finale obtenue pour une interconnexion a été mesurée à $255\ \text{m}\Omega$ [29].

Un inconvénient de cette technique réside dans le fait que les matériaux composant les puces, notamment pour les composants photoniques, sont trop fragiles pour supporter les ultrasons et de telles pressions. De plus, il est nécessaire de préparer les surfaces pour promouvoir l'adhérence. L'amplitude du signal ultrasonore devient aussi limitante quand le pas des interconnexions est inférieur à $10\ \mu\text{m}$. En effet, il est montré que plus l'amplitude du signal est importante, plus la force d'adhérence est importante [30]. A faible pas, l'amplitude est limitée par les dimensions des interconnexions et cela rend compliquée l'obtention d'une bonne adhérence. Cependant, en optimisant la géométrie des interconnexions, il est possible de limiter cette problématique. C'est le cas de la solution présentée à la Figure I-14, dont les déformations provoquées par l'amplitude du signal ultrasonore sont atténuées car les bumps sont bloqués à l'intérieur des cavités. Ces cavités aux parois inclinées permettent aussi un « auto-alignement » des puces lors de l'assemblage, en guidant les bumps. Avec ce design, des interconnexions au pas de $10\ \mu\text{m}$ ont été réalisées en appliquant des ultrasons avec une amplitude de $2,2\ \mu\text{m}$ [31].

I.4.2. Procédés par insertion

Bien que les procédés traditionnels puissent être adaptés à température ambiante, de nombreux types d'interconnexions, aux géométries diverses et assemblés par insertion, ont vu le jour à travers le monde. Leur assemblage permet de créer un contact par la déformation plastique d'une ou des deux surfaces mises en contact. Dans le cas de métaux fortement réactifs à température ambiante, cette déformation peut s'accompagner de formation d'IMCs à l'interface.

I.4.2.1. Microbumps et micro-pointes

Parmi ces interconnexions, on trouve des bumps au pas de $20\ \mu\text{m}$ en cuivre [32] ou en or [33] insérés dans des pads d'accueil troués fabriqués dans le même matériau (Figure I-15 [32]) : ils présentent de très faibles résistances électriques (inférieures à $100\ \text{m}\Omega$). Cependant, un nettoyage chimique préalable à l'assemblage doit être effectué afin de préparer les surfaces. Aussi, les forces nécessaires pour réaliser l'assemblage sont de l'ordre

de 10 mN/bump, ce qui correspond à une force d'environ 1 000 N pour une matrice au format TV/4. L'application d'une force importante limite le format des composants à assembler et peut induire des contraintes dans les puces. Le procédé de fabrication de ces bumps consiste à déposer par voie électrochimique le métal dans des cavités en résine formées par photolithographie. Pour des pas inférieurs à 10 μm , c'est une technique qui semble limitée pour garantir la forme conique des bumps.




Figure I-15 - (a) Procédé d'assemblage à base de bumps en cuivre insérés dans un plot troué en cuivre et (b) image MEB en coupe d'un bump en Cu au pas de 20 μm inséré dans un plot troué en Cu [32]

Une autre approche est possible : l'insertion d'une âme dure dans un plot ductile. Cela permet de réduire ou de supprimer l'étape de retrait de l'oxyde natif. En effet, la pointe dure perce cette couche pour entrer en contact avec le métal. Par exemple, des interconnexions présentées à la Figure I-16 [34] peuvent être formées par l'insertion de micro-pointes en or dans des cavités remplies d'In [34]. L'indium étant un métal très ductile et malléable, il n'est pas nécessaire d'appliquer une force importante pour réaliser l'assemblage (ici 400 N/cm² pour un pas de 15 μm , ce qui correspond à environ 75 N pour une matrice au format TV/4). L'inconvénient de cette technique est la résistance électrique très élevée des interconnexions (8,4 Ω). Une large gamme de procédés de fabrication est disponible pour fabriquer des pointes (lift off, nano impression, gravure sèche et humide...) : il est alors possible de combiner de nombreux métaux pour former des interconnexions. En associant des matériaux dont la réactivité à température ambiante est importante (comme l'or et l'indium), des IMCs peuvent être formés, améliorant le contact mécanique et de fait le contact électrique.




Figure I-16 - Méthode d'insertion de micro-pointes en or dans des cavités remplies d'indium [34]

I.4.2.2. Les micro-tubes au CEA Leti

Sur le principe de l'insertion d'une âme rigide dans un pad ductile, le CEA Leti a développé à la fin des années 2000 des micro-tubes au pas de 10 μm avec une âme en tungstène recouverte d'or (Figure I-17 (c) [35]), insérés à température ambiante dans des plots ductiles en indium (Figure I-17 (a) [35]) [36]. L'insertion de ces micro-tubes est effectuée en appliquant une force de 0,5 mN/interconnexion, correspondant à une force de 40 N pour assembler une matrice au format TV/4. La résistance électrique moyenne d'une telle interconnexion est de 940 m Ω [37]. Cette technologie a été utilisée avec succès pour l'assemblage d'un micro-écran et d'un détecteur infrarouge à des pas pixels de 10 μm [35].




Figure I-17 - Images MEB : (a) plots en indium au pas de 10 μm [35], (b) plots en aluminium au pas de 10 μm [38], (c) micro-tube avec une âme en tungstène recouverte d'or [35] et (d) coupe d'une interconnexion réalisée par insertion d'un micro-tube dans un plot d'aluminium au pas de 10 μm [38]

Une nouvelle variante de plots ductiles en aluminium (Figure I-17 (b) [38]), matériau standard dans les fonderies de microélectronique, a ensuite vu le jour. En effet, une étude de l'insertion de micro-tubes dans différents matériaux, présentée à la Figure I-18 [38], a permis de mettre en évidence l'intérêt d'un alliage Al-0,5%_wCu (noté AlCu sur la figure : 0,5% de cuivre

en masse) nécessitant moins de force que d'autres matériaux traditionnellement utilisés dans le packaging [38]. Cette nouvelle configuration d'interconnexion, illustrée à la Figure I-17 (d) [38], atteint une résistance électrique de 293 mΩ. La force nécessaire pour réaliser l'insertion est de 5,4 mN/interconnexion, correspondant à 450 N pour assembler une matrice au format TV/4, ce qui reste toutefois 10 fois plus important qu'avec des plots en indium [39]. De plus, des tests de vieillissement ont mis en évidence la formation d'IMCs AuAl₂ à l'interface de contact par diffusion de l'or dans l'aluminium, illustrée à la Figure I-19 [38]. Cette couche se révèle être néfaste pour le contact électrique (conductivité intrinsèque inférieure à celles d'Au et d'Al), augmentant la résistance des interconnexions et diminuant leur rendement. Du point de vue mécanique, une rupture du contact peut survenir à cause de la fragilité de cet IMC et entraîner la défaillance du composant [38]. Pour s'affranchir de cette problématique, la couche d'or peut être remplacée par un autre matériau, l'aluminium par exemple [40].




Figure I-18 - Force appliquée pour l'insertion d'un micro-tube dans différents matériaux traditionnellement utilisés dans le packaging [38]

Un inconvénient de cette technologie réside dans son procédé de fabrication décrit à la Figure I-20 [38]. Des cavités cylindriques sont réalisées par photolithographie d'une résine polyimide et recouvertes d'un dépôt de trois couches métalliques, dont le tungstène. La partie du dépôt qui n'est pas à l'intérieur des cavités est retirée par polissage mécano-chimique. Le polyimide est ensuite retiré par stripping, révélant les micro-tubes. Une couche d'or est enfin déposée et gravée entre les interconnexions, afin de les isoler électriquement les uns des autres. Ce procédé comporte beaucoup d'étapes et l'utilisation de résine polyimide est incompatible avec la fabrication en fonderie.




Figure I-19 - Image MEB d'une coupe d'un micro-tube doré inséré dans un plot d'aluminium ayant subi un vieillissement (humidité, refonte, vieillissement) ayant conduit à la formation d'IMCs $AuAl_2$ [38]




Figure I-20 - Procédé de fabrication simplifié des micro-tubes dorés avec une âme en tungstène [38]

I.4.3. Autre procédé à température ambiante

Un procédé d'assemblage utilisant des nano-fils a vu le jour il y a quelques années [41]. Le principe est de faire croître des nano-fils en cuivre ayant un diamètre compris entre 30 et 4000 nm et une hauteur entre 4 et 50 µm sur les surfaces à interconnecter (pads ou piliers par exemple illustrés à la Figure I-21 (a) et (b) [41]). La technologie de KlettWelding permet d'assembler ces interconnexions à température ambiante. Après une désoxydation, les deux surfaces recouvertes de nano-fils sont mises en contact et une pression est appliquée. L'interface de contact est illustrée à la Figure I-21 (c) [41]. La grande surface de contact entre les nano-fils facilite l'établissement d'un contact par combinaison de deux phénomènes physiques : la diffusion des atomes entre les fils et l'effet de tissage mécanique. Cette technologie a permis d'assembler des interconnexions au pas de 10 µm [42], mais semble limitée du point de vue du rattrapage de voilure et de planéité des composants.




Figure I-21 - Images MEB : (a) de nano-fils de cuivre sur des pads au pas de $10\ \mu\text{m}$, (b) de nano-fils de cuivre sur des piliers au pas de $60\ \mu\text{m}$ et (c) d'une coupe d'une interconnexion réalisée par KlettWelding [41]

Les différentes solutions d'assemblage qui viennent d'être présentées sont bien évidemment développées expérimentalement, mais il devient commun de combiner cela à des modélisations multi-échelles des systèmes.

I.4.4. La modélisation par éléments finis : un outil pour optimiser le développement d'interconnexions

La modélisation par éléments finis est largement utilisée dans le cadre du développement de procédés d'assemblage. Elle permet de mettre en évidence la réponse des structures face à différents types de chargements (thermomécanique, mécanique ou encore électrique), durant l'hybridation ou l'utilisation, et ce d'une échelle macroscopique à une échelle microscopique (composant, matrice de pixels ou pixel unitaire).

I.4.4.1. Modélisations EF macroscopiques

La modélisation 3D d'un composant à l'échelle macroscopique nécessite de faire des hypothèses géométriques et sur le comportement de matériaux. En effet, étant donné les faibles dimensions de certaines couches à l'échelle de la structure hybridée, il n'est pas envisageable de tout modéliser, en termes de temps et de capacités de calcul disponibles. Pour cela, des milieux homogènes équivalents peuvent être utilisés, approximant plusieurs couches (la couche d'interconnexions et l'underfill par exemple) à une seule aux propriétés semblables. Ils présentent cependant des limites quant à la compréhension et la modélisation de phénomènes locaux à l'échelle du pixel.

Milieux homogènes équivalents

Ce type de modélisation est particulièrement utilisé pour simuler le comportement durant l'assemblage et en service de composants subissant des chargements thermomécaniques engendrant des déformations pouvant mener à leur défaillance (détecteurs IR refroidis, par exemple, assemblés autour de 200 °C et utilisés à 80 K). Les contraintes résiduelles induites dans les couches [43], ou encore la courbure des composants [44] engendrée par les variations de température, peuvent alors être prédites. Les hypothèses prises ne permettent cependant pas forcément de prédire des phénomènes locaux pouvant survenir, notamment à l'échelle des interconnexions.

Prise en compte de phénomènes locaux

Des modèles comportant plus de couches constitutives des structures hybridées, et notamment les interconnexions individuellement, permettent donc de mettre en évidence et de comprendre ces phénomènes. Des modèles 2D ont d'abord vu le jour, puis ce sont des modèles 3D ne considérant que très peu d'interconnexions [45] qui ont émergé. Avec l'amélioration des capacités de calcul, il est devenu possible de simuler les contraintes subies par les composants à l'échelle de matrices de nombreuses interconnexions. On trouve par exemple des modèles simulant les contraintes thermomécaniques subies par un détecteur infrarouge lors de son assemblage et pendant son utilisation à l'échelle des billes d'indium [46], ou encore, pour d'autres types de composants, à l'échelle de copper pillars [47].

Ces modélisations permettent ainsi de comprendre et prévoir des phénomènes physiques subis par les composants, à l'échelle de plusieurs pixels caractéristiques, mais il est aussi possible de s'intéresser à ceux rencontrés à l'échelle d'une seule interconnexion (donc d'un seul pixel).

I.4.4.2. Modélisations EF microscopiques

Différents phénomènes surviennent à l'échelle d'une interconnexion pendant les différentes étapes d'assemblage (déformation, génération de contraintes résiduelles dans les couches) ou en service (conduction électrique).

Modélisation mécanique de l'assemblage

Selon le procédé utilisé, l'assemblage à l'échelle d'une interconnexion peut engendrer ou non de grandes déformations. La littérature présente une grande variété d'interconnexions modélisées en 2D ou en 3D.

On trouve par exemple des bumps en or assemblés par ultrasons, modélisés pour rendre compte de la déformation plastique et de la force d'adhérence créée en fonction des caractéristiques du signal ultrasonore appliqué [30]. Les micro-tubes avec une âme en tungstène sont les premières interconnexions dont l'assemblage est modélisé par éléments finis à l'échelle du pixel [48]. L'insertion simulée reste bien inférieure à 1 μm , comme le montre la Figure I-22 [48] : limitée par les capacités de calcul, elle ne rend pas totalement compte des phénomènes pouvant se produire à enfoncement plus important et de la distribution des contraintes dans les différentes couches. Les déformations subies par ces interconnexions restent donc faibles dans ces simulations.




Figure I-22 - Distribution de la contrainte de von Mises dans la modélisation de l'insertion d'un micro-tube doré dans un plot d'aluminium [48]

Plus récemment, un modèle simulant l'assemblage par compression de bumps d'In à température ambiante a permis de mettre en évidence l'influence de la précision de l'alignement lors de la mise en contact des bumps sur la qualité du contact formé après assemblage. Ce modèle simule de grandes déformations, comme l'illustre la Figure I-23 [49]. Ainsi, avec l'amélioration des capacités de calcul ces dernières années, il devient possible de modéliser des procédés d'assemblage impliquant des déformations plus importantes. Cela légitime l'intérêt de réaliser des simulations mécaniques combinées aux expérimentations

pour développer un procédé d'assemblage par insertion, afin de mieux comprendre le comportement des interconnexions et en optimiser le design.




Figure I-23 - Modélisation des déformations subies par des bumps en In au pas de $12 \mu\text{m}$ assemblés par compression en fonction de la précision de l'alignement [49]

Modélisation de la conduction électrique

En plus de permettre un contact mécanique, une interconnexion assure le contact électrique entre un pixel et le circuit de lecture d'un composant photonique. Il est possible de modéliser la conduction électrique des interconnexions en simulant la répartition de la densité de courant. Dans le cas de géométries simples, comme des piliers constitués de quelques matériaux, le calcul de la résistance d'une interconnexion peut tout à fait se faire de manière analytique, en considérant les couches de matériaux comme des résistances en série et en parallèle. Cependant, lorsque la géométrie de l'interconnexion se complexifie, comme pour les micro-tubes par exemple, ce calcul devient compliqué et moins représentatif de la réalité. Des modèles EF électriques peuvent être utilisés dans ce cas pour prendre en compte les aspects géométriques dans la répartition de la densité de courant à travers l'interconnexion. De plus, ils permettent d'étudier l'influence des différentes couches sur la résistance globale de l'interconnexion et d'optimiser son design.

Des modèles EF électriques 2D ont d'abord été développés pour mettre en évidence les effets de *current spreading* (étalement du courant) et de *current crowding* (tassement du

courant) dans les interconnexions de type brasure [50]. Ces phénomènes résistifs interviennent lorsque le courant est contraint de changer de direction en passant dans des zones de constriction. Les interconnexions composées de différentes couches de matériaux plus ou moins épaisses et aux conductivités plus ou moins proches sont particulièrement sujettes à ces phénomènes.

Par la suite, ce type de modèle a été utilisé pour simuler la résistance de différents types d'interconnexions. On trouve par exemple les microbumps [51], dont les résultats obtenus par simulations EF sont très proches des valeurs expérimentales. C'est aussi le cas pour les interconnexions réalisées par collage hybride dont les résultats ont montré une très bonne corrélation entre simulations et expérimentations [52].




Figure I-24 - Modélisation EF du comportement électrique d'une interconnexion à base d'un micro-tube doré inséré dans un plot d'aluminium : (a) répartition de la densité de courant à 0 µm d'insertion (contact réalisé), (b) répartition de la densité de courant à 2 µm d'insertion et (c) évolution de la résistance d'une interconnexion en fonction de la profondeur d'insertion [38]

Cependant, ces résultats très proches de la réalité dépendent grandement de la qualité de l'interface de contact créée lors de l'assemblage. Dans le cas de ces exemples, où l'assemblage est effectué à « haute » température, l'interface est continue. Pour une insertion à température ambiante, l'interface peut être bien moins bonne, ajoutant des phénomènes résistifs. C'est ce qui est observé dans le cas des micro-tubes, dont la répartition du courant est illustrée à la Figure I-24 (a) et (b) [38]. En effet, les résultats expérimentaux s'éloignent des résultats EF présentés à la Figure I-24 (c) [38], puisque la résistance mesurée expérimentalement pour une interconnexion insérée de $2\text{ }\mu\text{m}$ est de $293\text{ m}\Omega$, contre $34,5\text{ m}\Omega$ pour la résistance simulée. Bien que ces valeurs soient éloignées, un tel modèle permet de comprendre qualitativement l'évolution de la résistance en fonction de l'insertion et est un outil d'optimisation du design grâce auquel l'impact de modifications géométriques peut être facilement mis en évidence.

Un état de l'art des différents procédés d'assemblage à température ambiante existants et des interconnexions associées a été établi, tout comme pour les moyens numériques permettant leur développement et la compréhension des différents phénomènes qui surviennent durant l'hybridation et en service. Dans ce contexte, il est maintenant possible de situer les technologies développées dans cette thèse.

I.4.5. Solutions développées dans cette thèse : les micro-tubes oxyde et les nano-inserts

Le procédé de fabrication des micro-tubes avec une âme en tungstène étant complexe et incompatible avec les procédés classiques des fonderies, le laboratoire de packaging du CEA Leti a développé un nouveau procédé de fabrication plus standard et simple à mettre en œuvre à partir de micro-tubes avec une âme en oxyde (on les nommera micro-tubes oxyde dans la suite de la thèse pour simplifier la compréhension). Ces micro-tubes oxyde comportent une âme en SiO_2 , isolante électriquement, mais très résistante mécaniquement. La conduction électrique se fait donc uniquement par une couche métallique déposée sur le tube et reliée au fond du tube à un via en cuivre. Des micro-tubes d'une hauteur allant jusqu'à $4\text{ }\mu\text{m}$ et de différents diamètres peuvent être fabriqués, à des pas pixels de 10, 7,5 et $5\text{ }\mu\text{m}$. Cette nouvelle configuration d'interconnexion est toujours assemblée par insertion à température ambiante

dans des plots d'accueil ductiles en indium ou en Al-0,5%_wCu. Leur hauteur reste suffisante pour rattraper les défauts de voilure et de planéité des composants à assembler.

Cette thèse a donc pour but d'étudier la mise en œuvre de ces interconnexions au pas de 10 μm , en fonction de leur design, grâce à leur assemblage, leur caractérisation électrique (rendement, taux de courts-circuits et résistance) et mécanique (évolution de la force d'assemblage en fonction de la profondeur d'insertion) et le développement de modèles EF en parallèle. L'objectif final est d'optimiser le design des micro-tubes oxyde et des plots d'accueil (géométrie et matériaux) pour limiter la force d'assemblage tout en garantissant le meilleur contact électrique possible (une résistance inférieure à 1 Ω /interconnexion est requise).

Dans une seconde partie de cette thèse, on mettra en évidence l'intérêt d'un nouveau type d'interconnexion, les nano-inserts, ainsi que le développement de leur procédé de fabrication. Il s'agit de fins cylindres en tungstène pouvant faire jusqu' à 2 μm de haut pour 0,5 μm de diamètre, inspirés des vias traditionnels en microélectronique. En effet, le procédé de fabrication ainsi que l'assemblage de micro-tubes oxyde est limité à des pas de 5 μm . Les nano-inserts sont moins limitants grâce à une forme avantageuse et une plus grande tolérance au désalignement. Avec leur âme conductrice et le fait qu'ils soient directement fabriqués au contact des pistes électriques sous-jacentes, leur conductivité électrique est améliorée tout en limitant la surface de contact avec les plots d'accueil et ainsi la force nécessaire pour réaliser l'insertion.

Ces nouvelles solutions d'interconnexions sont majoritairement développées de manière empirique, « par l'expérience », avec une mise au point progressive du procédé de fabrication après de nombreux tests d'assemblage, mais un outil complémentaire peut aider à l'optimisation du design : la simulation numérique. En effet, les logiciels de calcul par éléments finis sont de plus en plus proches de la réalité et les ordinateurs et serveurs de calcul de plus en plus puissants. Il devient donc intéressant d'utiliser ces outils pour accélérer les développements en rationalisant le prototypage.

I.5. Conclusion

Avec la diminution du pas pixel des composants photoniques, comme les détecteurs ou les micro-écrans, de nouveaux défis sont apparus dans le domaine du packaging. En effet, des paramètres comme le rattrapage de planéité et de voilure des composants ou la métallurgie des interconnexions ne posaient pas de problème pour des pas pixels importants. A faible pas, ils deviennent des problématiques prépondérantes. On peut ainsi lister un certain nombre de verrous auxquels doivent répondre les interconnexions à faible pas et les procédés d'assemblage permettant de les mettre en œuvre :

- Une capacité à rattraper les défauts de planéité et de voilure des composants.
- Une métallurgie adaptée.
- Une capacité à compenser la précision d'alignement limitée des équipements de flip-chip.
- Restreindre ou supprimer l'utilisation de température pendant l'assemblage, qui engendre des contraintes thermomécaniques.
- Rapidité, simplicité et coût limité de fabrication des interconnexions et de leur mise en œuvre.

Qui plus est, les interconnexions doivent garantir un bon contact électrique et mécanique pour assurer la fiabilité et la robustesse des composants hybridés. Pour répondre à ces contraintes, une solution adaptée est l'assemblage à température ambiante. De nombreux types d'interconnexions, utilisant différents procédés comme les ultrasons ou le collage hybride, ont vu le jour ces dernières années.

Au CEA Leti, c'est l'insertion qui est développée avec deux types d'interconnexions mis en œuvre : les micro-tubes oxyde et les nano-inserts. Les premiers sont une évolution de la filière historique du CEA Leti, dont la fabrication est aujourd'hui compatible avec les procédés traditionnels de fonderie. Leur étude est menée grâce à des expérimentations (caractérisations de l'évolution de la force d'assemblage et de la résistance électrique des interconnexions en fonction de leur design) combinées à des simulations numériques par éléments finis. En effet, à l'aide de modèles mécaniques, simulant les déformations et les contraintes subies dans les différentes couches lors de l'assemblage, et de modèles électriques, simulant la résistance d'une interconnexion, validés par les expérimentations, il

est possible d'optimiser le design des interconnexions et le procédé d'assemblage. L'âme isolante des micro-tubes oxyde et leur design sont toutefois limitants quant à la diminution du pas pixel. C'est pourquoi la filière des nano-inserts à l'âme conductrice a vu le jour, dans le but d'assembler des composants jusqu'à des pas pixel de 2 μm . L'intérêt de leur développement peut donc être mis en évidence à l'aide de modèles similaires à ceux créés pour les micro-tubes, et tout le procédé de fabrication doit encore être mis au point.

Chapitre II - Composants, méthodes et matériaux

Table des matières

II.1. Introduction.....	53
II.2. Présentation des véhicules tests à base de micro-tubes oxyde	53
II.2.1. Architecture macroscopique des véhicules tests	53
II.2.2. Présentation des micro-tubes oxyde.....	55
II.2.3. Présentation des plots d'accueil.....	58
II.3. Méthodes expérimentales d'assemblage et de caractérisation.....	60
II.3.1. L'assemblage flip-chip.....	60
II.3.2. La caractérisation morphologique	63
II.3.3. La caractérisation électrique	66
II.4. Comportement des matériaux composant les véhicules tests	69
II.4.1. Contact mécanique et électrique	69
II.4.2. Propriétés mécaniques et électriques des matériaux.....	76
II.5. Conclusion	85

II.1. Introduction

Les expérimentations menées durant cette thèse ont été réalisées à l'aide de véhicules tests fabriqués au CEA Leti et assemblés au CEA Leti et chez l'équipementier SET. Ce sont des composants actifs et des circuits de lecture factices réalisés sur des substrats en silicium. L'étude de l'assemblage et les caractérisations morphologique et électrique des véhicules tests requièrent l'utilisation d'équipements de haute technologie. En outre, différents matériaux aux comportements mécanique et électrique variés sont présents dans ces architectures, et il est important d'identifier au mieux leurs caractéristiques pour bien simuler et comprendre le comportement observé lors des différentes étapes d'assemblage ainsi qu'en service. Ce chapitre présente d'abord les véhicules tests à base de micro-tubes oxyde utilisés dans cette thèse et leur procédé de fabrication. Les techniques expérimentales utilisées pour la caractérisation complète seront ensuite exposées. Enfin, les propriétés mécaniques et électriques des matériaux composant les puces et les interconnexions à base de micro-tubes oxyde et de nano-inserts seront détaillées.

II.2. Présentation des véhicules tests à base de micro-tubes oxyde

Les véhicules tests utilisés dans cette thèse, pour la caractérisation mécanique et électrique de l'insertion de micro-tubes oxyde, sont des puces fabriquées sur des wafers en silicium de 200 mm de diamètre et 725 μm d'épaisseur, sur la plateforme technologique du CEA Leti. La fabrication des véhicules tests est totalement compatible avec les fonderies, hormis pour les galettes d'indium : en effet, ce sont des procédés compatibles avec les technologies CMOS qui sont utilisés pour fabriquer les interconnexions. Les véhicules tests sont des composants actifs et des circuits de lecture factices qu'on nommera respectivement dans la suite de la thèse « puces top » et « puces bottom », dans le but de faciliter la lecture. Ces puces sont constituées uniquement de réseaux d'interconnexions fabriqués directement sur le silicium.

II.2.1. Architecture macroscopique des véhicules tests

Les véhicules tests sont des matrices au format TV/4, comportant 101 124 interconnexions au pas de 10 μm . Un véhicule test désigne une puce hybridée par l'assemblage flip-chip d'une

puce top sur une puce bottom (Figure II-1). Les interconnexions sont réalisées par insertion à température ambiante de micro-tubes oxyde, fabriqués sur la puce bottom, dans des plots d'accueil ductiles (galettes d'indium ou plots d'Al-0,5%_wCu), fabriqués sur la puce top. Sous les interconnexions, des pistes électriques en Al-0,5%_wCu (aussi appelées RDL) enterrées et reliées aux interconnexions par des vias en cuivre, connectent certains pixels les uns aux autres pour former des motifs de test de type « peignes », permettant de tester la présence éventuelle de court-circuit, et « daisy chains », permettant de mesurer la résistance des interconnexions et de tester la présence de circuits ouverts. Ces motifs sont reliés aux plots de tests électriques, situés en périphérie de la puce bottom, qui permettent la caractérisation électrique des véhicules tests et seront présentés plus en détails au paragraphe II.3.3.2. Sur les puces top et bottom, en périphérie des matrices d'interconnexions, des motifs complémentaires sont fabriqués pour faciliter l'alignement lors de l'assemblage.





Figure II-1 - Véhicules tests avant et après assemblage et schéma en coupe des interconnexions hybridées

II.2.2. Présentation des micro-tubes oxyde

II.2.2.1. Différentes variantes de micro-tubes oxyde



Variante A $\varnothing_{int} = 3,5 \mu m$ $e = 0,3 \mu m$ $S = 3,58 \mu m^2$	Variante B $\varnothing_{int} = 3,5 \mu m$ $e = 0,6 \mu m$ $S = 7,73 \mu m^2$	Variante C $\varnothing_{int} = 3,5 \mu m$ $e = 1 \mu m$ $S = 14,14 \mu m^2$	Variante D $\varnothing_{int} = 5,3 \mu m$ $e = 0,6 \mu m$ $S = 11,12 \mu m^2$

Figure II-2 - Images MEB des différentes variantes géométriques de micro-tubes oxyde (ici métallisés Al-0,5%wCu)

Différentes variantes de micro-tubes oxyde ont été étudiées dans cette thèse, afin de mettre en évidence l'impact de leur design sur les grandeurs caractéristiques d'intérêt. Ces variantes correspondent à 4 géométries différentes illustrées à la Figure II-2 et 2 types de métallisations différentes, dont les dimensions des différentes couches ont été choisies en concordance avec le savoir-faire interne. Les 4 géométries de micro-tubes présentent toutes une hauteur de $3 \mu m$, mais diffèrent par leur diamètre intérieur $\varnothing_{int}$ ainsi que par l'épaisseur de leur paroi e . Cela entraîne ainsi une variation de la surface supérieure qui est en contact avec le plot d'accueil au début de l'insertion. La surface supérieure théorique S est calculée selon cette formule :

$$S = \frac{\pi}{4} \times ((\varnothing_{int} + 2e)^2 - \varnothing_{int}^2) = \pi \times e \times (\varnothing_{int} + e) \quad (II-1)$$

Les paramètres qui distinguent les 4 variantes géométriques de micro-tubes oxyde sont résumés à la Figure II-2.




Figure II-3 - Images MEB des 2 variantes de métallisation des micro-tubes oxyde (ici variante A)

Les 4 géométries de micro-tubes oxyde sont métallisées avec de l'or ou avec de l'Al-0,5%_wCu. Ces 2 types de métallisation sont illustrés à la Figure II-3 sur une variante de tube A. La couche de métallisation a un rôle essentiel qui est d'assurer la conduction électrique. En effet, étant donné que les micro-tubes oxyde ont une âme isolante, il est indispensable qu'une couche conductrice puisse connecter électriquement le via en cuivre au plot d'accueil. Un second rôle est de favoriser le contact mécanique, notamment pour la métallisation Au qui est déposée sur les micro-tubes oxyde destinés à être insérés dans des galettes d'In : l'or et l'indium ayant une grande affinité, avec des coefficients de diffusion très élevés, même à température ambiante, des IMCs AuIn₂, aux propriétés électriques intrinsèques meilleures qu'In, se forment très rapidement lors de la mise en contact de ces deux éléments [53]. Pour ce qui est des micro-tubes destinés à être insérés dans les plots d'Al-0,5%_wCu, une métallisation en Al-0,5%_wCu est préférée à Au. En effet, des études de vieillissement menées sur les premiers micro-tubes ont mis en évidence un lien entre la croissance d'IMCs AuAl₂ et la perte de performances et de fiabilité des assemblages [38]. En effet, leurs propriétés électriques intrinsèques sont moins bonnes que celle de l'Au et de l'Al [54] et leur fragilité peut engendrer la rupture du contact électrique. De plus, un contact Al/Al permet de créer un

contact mécanique et électrique par déformation plastique après rupture de l'oxyde natif (Al_2O_3) [55].

II.2.2.2. Procédé de fabrication

La fabrication des micro-tubes oxyde, illustrée à la Figure II-4, est réalisée en deux étapes : la réalisation de l'âme du micro-tube en oxyde suivie de la métallisation. On s'intéressera uniquement à la fabrication des micro-tubes oxyde, et non à celle des pistes électriques enterrées dans du SiO_2 , ni à celle des vias en cuivre reliant les interconnexions aux pistes. Les micro-tubes oxyde sont donc fabriqués sur une surface de SiO_2 recouverte d'une fine couche de nitrure de silicium (SiN), où débouchent les vias en Cu.

Réalisation de l'âme des micro-tubes en SiO_2

Un dépôt pleine plaque de 40 nm de SiN suivi d'un dépôt de 3 μm de SiO_2 sont d'abord effectués par PECVD (*Plasma Enhanced Chemical Vapor Deposition*). Une photolithographie définissant la forme des micro-tubes (disques troués) est ensuite réalisée, puis une gravure sèche avec arrêt sur le SiN révèle les micro-tubes. La résine est retirée et une gravure sèche du SiN est réalisée afin de reprendre le contact sur le via en Cu.




Figure II-4 - Procédé de fabrication des micro-tubes oxyde métallisés

Réalisation de la métallisation en Au ou en Al-0,5%_wCu

Quel que soit le matériau de la métallisation, un dépôt de 30 nm de titane (Ti), 50 nm de nitrure de titane (TiN) et 20 nm de Ti est d'abord réalisé par PVD (*Physical Vapor Deposition*) sur l'ensemble de la plaque afin de reprendre le contact sur les micro-tubes. Dans le cas d'une métallisation Au, un dépôt est réalisé par PVD, conduisant à une épaisseur de 10 nm sur les parois verticales. Une photolithographie suivie d'une gravure humide permet de retirer la métallisation entre les interconnexions pour les isoler électriquement et ne pas créer de court-circuit. Dans le cas d'une métallisation en Al-0,5%_wCu, un dépôt plus épais est réalisé par PVD, étant donné que ce dépôt est moins conforme³ sur les parois verticales que sur les parois horizontales pour Au (il en résulte finalement une épaisseur de 100 nm sur les parois verticales et 150 nm sur les parois horizontales). Une photolithographie suivie d'une gravure sèche sont cette fois-ci réalisées.

II.2.3. Présentation des plots d'accueil




Figure II-5 - Images MEB des différents plots d'accueil

Des plots d'accueil différents sont étudiés dans cette thèse pour insérer les micro-tubes métallisés Au et Al-0,5%_wCu : il s'agit respectivement de galettes d'In et de plots d'Al-0,5%_wCu, illustrés à la Figure II-5. Les procédés de fabrication de ces 2 variantes sont très différents, ce qui va influencer leur forme finale, et leurs dimensions ont été choisies en adéquation avec le

³ Capacité d'un dépôt à épouser uniformément et avec une faible rugosité les surfaces sur lesquelles il est déposé.

savoir-faire interne. De forme très irrégulière, les galettes d'In sont fabriquées plus épaisses que les plots d'Al-0,5%_wCu afin qu'il y ait assez de matière pour réaliser l'insertion. La hauteur est de 2,5 µm et le diamètre de 6,5 µm pour les plots d'Al-0,5%_wCu ; ils sont respectivement de 3,5 µm et de 7 µm pour les galettes d'In. Leur point commun est leur grande ductilité, indispensable pour l'insertion des micro-tubes oxyde.

De la même façon que pour les micro-tubes oxyde, la fabrication des pistes électriques et des vias ne sera pas détaillée. Les plots d'accueil sont donc fabriqués sur une surface de SiO₂ où débouchent les vias en Cu.

II.2.3.1. Procédé de fabrication des plots d'Al-0,5%_wCu

La fabrication des plots d'Al-0,5%_wCu, illustrée à la Figure II-6, ne requiert qu'une seule brique⁴. Un dépôt pleine plaque de 10 nm de Ti, 40 nm de TiN, 10 nm de Ti et 2,5 µm d'Al-0,5%_wCu est d'abord réalisé par PVD. Une photolithographie est ensuite effectuée pour définir les motifs ronds des plots. Enfin, une gravure sèche avec arrêt sur SiO₂ permet de retirer l'excédent de métal et d'isoler les plots électriquement les uns des autres.




Figure II-6 - Procédé de fabrication des plots d'Al-0,5%_wCu

II.2.3.2. Procédé de fabrication des galettes d'indium

La fabrication des galettes d'In, illustrée à la Figure II-7, nécessite quant à elle 2 étapes. Des UBMs sont d'abord créés sous les galettes par un dépôt pleine plaque de trois couches métalliques avec une finition dorée, puis une photolithographie, de la même forme que les galettes, suivie d'une gravure permettent d'isoler électriquement les UBMs les uns des autres. Pour réaliser les galettes sur les UBMs, une autre photolithographie est ensuite effectuée, puis

⁴ Regroupement d'un enchaînement d'étapes technologiques (typiquement dépôt/photolithographie/gravure)

l'indium est évaporé dans les cavités débouchant sur les UBM, formées par la résine. Enfin, un lift-off permet de retirer la résine ayant servi de « moule » aux galettes.




Figure II-7 - Procédé de fabrication des galettes d'In

II.3. Méthodes expérimentales d'assemblage et de caractérisation

L'assemblage des véhicules tests et leurs caractérisations morphologique et électrique nécessitent d'utiliser des équipements de haute technologie dont dispose le laboratoire de packaging du CEA Leti.

II.3.1. L'assemblage flip-chip

L'assemblage flip-chip des véhicules tests étudiés dans la thèse est réalisé à l'aide d'une machine FC300 de marque SET. Suite à l'assemblage, un underfill est appliqué pour renforcer le contact mécanique et protéger les interconnexions de leur environnement.

II.3.1.1. Machine SET FC300

La FC300, présentée à la Figure II-8, est un équipement d'assemblage flip-chip de haute précision développé par l'équipementier « Smart Equipment Technology » (SET) [14]. Très

polyvalente, elle peut réaliser des hybridations de types puce-sur-puce et puce-sur-wafer à l'aide de différents procédés d'assemblage (thermococompression, refusion, collage direct, ultrasons, etc.), par simple changement de tête : elle fait partie des équipements de flip-chip les plus performants du marché, avec une précision d'alignement de $\pm 0,5 \mu\text{m}$, une précision de parallélisme à $1 \mu\text{radian}$ et une gamme de température de 20°C à 450°C . De plus, des forces de 1 à 4000 N peuvent être appliquées sur les composants, permettant de réaliser des hybridations par insertion à température ambiante. Un autre avantage réside dans la capacité d'automatiser de nombreuses étapes de l'assemblage, ce qui est très avantageux en vue de l'industrialisation du procédé. L'équipement dispose d'un microscope à deux têtes qui vient se placer entre un bras (aussi appelé tête) mobile en z, et une plateforme sur coussin d'air mobile en x et y et inclinable.




Figure II-8 - Machine SET FC300 et ses principaux éléments [14]

Le principe d'utilisation consiste, dans un premier temps, à déposer la puce TOP retournée dans une caissette. Le bras mobile vient alors l'aspirer à l'aide d'un outil percé en carbure de silicium disposant d'un canal de vide adapté à la forme de la puce. La puce BOTTOM est déposée sur la plateforme mobile et maintenue par aspiration sur un support en carbure de silicium (chuck). Les deux puces sont alors alignées et parallélisées à l'aide d'un microscope à deux têtes, permettant de superposer l'image des motifs d'alignement fabriqués sur les puces. Le programme d'hybridation est ensuite appliqué. Dans le cas de cette étude, le programme d'hybridation consiste à approcher lentement ($40\text{ }\mu\text{m/s}$) la puce TOP de la puce BOTTOM jusqu'à la détection du contact, puis à appliquer une force progressivement sur la puce TOP à l'aide du bras mobile, avec une vitesse de chargement d'environ 10 N/s , jusqu'à atteindre une force maximale, maintenue pendant 1 seconde. La décharge est effectuée à une vitesse de 50 N/s . Un exemple de profil de force appliqué est représenté à la Figure II-9. L'intégralité du programme est effectuée à température ambiante, n'impliquant aucune élévation de température. Le composant hybridé peut alors être déchargé.

Afin de garantir les meilleures précisions d'alignement et de parallélisme possibles, une calibration de la FC300 est réalisée préalablement à chaque campagne d'assemblages.




Figure II-9 - Exemple de profil de force appliqué, après détection du contact, pour l'assemblage de véhicules tests à base de micro-tubes oxyde insérés dans des galettes d'indium

II.3.1.2. L'underfill

Une fois le composant hybridé, une résine époxy nommée underfill est appliquée par capillarité entre les deux puces à l'aide d'une seringue, comme illustré à la Figure II-10. Il s'agit

d'EPOTEK 301[®], une résine époxy bi-composants faiblement visqueuse : l'avantage est qu'elle réticule à température ambiante en 24 heures. Ainsi, cette étape n'augmente donc pas le budget thermique du composant hybridé.




Figure II-10 - Principe de l'application d'une résine d'underfill par capillarité

II.3.2. La caractérisation morphologique

Pour connaître l'épaisseur réelle des différentes couches constituant les interconnexions et observer le profil des interconnexions hybridées, dont les dimensions vont de quelques nanomètres à quelques micromètres, il est nécessaire d'utiliser des équipements de caractérisation adaptés. Sachant que des matériaux aux propriétés très différentes composent les interconnexions, les échantillons doivent être préparés dans des conditions particulières.

II.3.2.1. Préparation d'échantillons : l'usinage ionique

La caractérisation des dimensions des couches de matériaux composant les interconnexions ainsi que celle du profil des interconnexions hybridées requièrent la réalisation de coupes transversales, aussi appelées *cross section*. Pour cela, il convient d'abord de couper l'échantillon proche de la zone d'intérêt, à l'aide d'une scie. Un polissage miroir mécanique de la section ainsi mise en évidence est ensuite effectué, ce qui permet d'améliorer l'état de surface de la zone à observer. Bien que le polissage mécanique soit simple et rapide à mettre en œuvre, il présente quelques inconvénients à l'échelle des interconnexions étudiées dans cette thèse. En effet, on atteint une précision de l'ordre de 100 nm avec un polissage mécanique alors que les couches les plus fines des interconnexions sont de 10 nm : un défaut de polissage peut donc complètement occulter une zone d'intérêt. De plus, les matériaux constituant les interconnexions ont des propriétés mécaniques très différentes : l'indium et l'aluminium sont notamment beaucoup moins durs que le dioxyde de silicium. Il

est donc difficile d'obtenir un bon état de surface pour toutes les parties des interconnexions, notamment pour les matériaux les plus mous (phénomène de « beurrage »), et d'analyser correctement la morphologie des interconnexions.

Pour s'affranchir au mieux de ces problématiques, une autre technique de polissage existe : le polissage ionique. Le principe est de bombarder d'ions la surface à préparer. Cette technique est habituellement réalisée in situ à l'aide d'un FIB (*Focused Ion Beam*) intégré à un MEB (*Microscope Electronique à Balayage*). C'est ici un faisceau d'ions (généralement de galium) qui est focalisé sur la surface du composant pour usiner la matière en arrachant les atomes. Avec sa précision atomique, cette technique permet d'obtenir un très bon état de surface, adapté aux dimensions des interconnexions : elle permet cependant de réaliser des usinages de quelques microns seulement, ce qui n'est pas adapté à l'observation d'interconnexions sur des puces de plusieurs millimètres de côté.




Figure II-11 - Chambre du TIC et son principe de fonctionnement [56]

Néanmoins, un autre type d'équipement utilisant l'usinage ionique est plus adapté aux dimensions des échantillons étudiés dans cette thèse et permet d'obtenir d'excellents états de surface à l'échelle des interconnexions et sur de grandes surfaces : le polisseur ionique (ou *cross section polisher*). Le laboratoire de packaging du CEA Leti dispose d'un EM TIC 3X (*Triple Ion beam Cutting*) de LEICA [56], utilisant trois faisceaux d'ions argon. Toutes les cross sections effectuées pour caractériser les interconnexions avant et après assemblage, pendant la thèse, ont été réalisées avec cet équipement. Le principe de fonctionnement du TIC est présenté à la Figure II-11. L'échantillon est préalablement découpé à la scie, à l'aide d'une DAD3350 de DISCO, à 75 μm de la zone d'intérêt. Il est ensuite fixé sur un porte échantillon et placé dans la chambre du TIC puis mis en contact d'un masque. A l'aide de vis micrométriques, 75 μm de l'échantillon sont laissés apparents pour être usinés.

II.3.2.2. Microscopie électronique à balayage et microanalyse X

Tous les composants ont été caractérisés à l'aide d'un MEB JEOL JSM-IT500HR [57] permettant d'obtenir des images à haute résolution. Le principe est de bombarder la surface à observer avec un faisceau d'électrons produit par une pointe FEG. Les électrons interagissent avec la matière jusqu'à une certaine profondeur depuis la surface, et différemment selon les éléments constitutifs. Cette interaction électrons-matière conduit à l'émission d'électrons secondaires, d'électrons rétrodiffusés, d'électrons d'Auger, de rayons X et de photons. Le MEB JSM-IT500HR dont dispose le laboratoire de packaging du CEA Leti est équipé de trois types de détecteurs, dont les clichés obtenus sont illustrés à la Figure II-12 :

- un détecteur d'électrons secondaires SED (*Secondary Electron Detector*) pour une imagerie basée essentiellement sur la topographie des surfaces,
- un détecteur d'électrons rétrodiffusés BED (*Backscattered Electron Detector*) permettant une observation avec un contraste chimique marqué,
- un détecteur EDS (*Energy Dispersive X-ray Spectroscopy*) permettant une microanalyse chimique qualitative et quantitative à partir des rayons X émis par chaque atome.

II.3.3. La caractérisation électrique

La caractérisation électrique des composants consiste à mesurer la résistance électrique des interconnexions. Pour cela, étant donné l'échelle microscopique des interconnexions, il n'est pas possible de mesurer la résistance d'une interconnexion aussi facilement qu'avec un ohmmètre et des fils. A cette échelle, les mesures de résistance sont effectuées sous pointes, et les interconnexions à mesurer sont reliées via des pistes électriques à des plots de test, sur lesquels les pointes peuvent être posées aisément.

II.3.3.1. Mesures électriques sous pointes


Les mesures électriques réalisées durant cette thèse ont été effectuées à l'aide d'un prober manuel présenté à la Figure II-13. Il s'agit d'une plateforme se déplaçant en x, y et z, équipée d'un ou plusieurs trous d'aspiration pour maintenir fixe le composant ou le wafer à tester. Des pointes en tungstène sont fixées aux extrémités de micro-positionneurs équipés de vis micrométriques permettant des déplacements précis en x, y, z et θ . Les pointes sont reliées à un sourcemètre Keithley 2602A jouant à la fois le rôle de générateur et de multimètre. Des gammes de courant de 100 nA à 10 A et de tension de 100 mV à 40 V peuvent être appliquées et mesurées. Des mesures 2-pointes et 4-pointes peuvent être effectuées à l'aide de cet appareil (la méthode 4 pointes permettant de s'affranchir de la résistance du système de mesure, mais plus longue à mettre en place).

Durant la thèse, toutes les mesures de résistance sont effectuées en appliquant un courant de 1 mA (valeur optimale de fonctionnement pour effecteur des mesures de plusieurs dizaines de mV) et en mesurant la tension reçue. Dans le cas de mesures 4-pointes, le courant est appliqué entre deux pointes et la tension mesurée entre les deux autres. Pour les mesures en

mode 2-pointes, les deux pointes permettent à la fois d'envoyer un courant et de mesurer la tension reçue. Les résistances sont calculées en utilisant la loi d'Ohm :

$$U = R \times I \quad (II-2)$$

où U est la tension mesurée en volt, I le courant appliqué en ampère et R la résistance calculée en ohm.



II.3.3.2. Méthode de mesure de la résistance d'une interconnexion

Afin d'obtenir une valeur précise de la résistance électrique d'une interconnexion, plusieurs zones de test comportant différents motifs sont réparties sur les composants. Les composants au format TV/4 comportent 42 zones de test identiques, réparties sur l'ensemble de la matrice. Chaque zone de test possède 7 motifs de test : deux peignes (Figure II-14 (b)) permettant de mettre en évidence la présence de court-circuit, une daisy chain (Figure II-14(a)) connectant 2 interconnexions, deux daisy chains de 10 interconnexions et enfin deux daisy chains de 50 interconnexions. Chaque motif de test est relié à un plot de test particulier ainsi qu'à un plot de test commun à tous les motifs de test. C'est entre ces deux plots que le courant est appliqué et que la mesure de tension est effectuée. Grâce à tous ces motifs de test, il est possible d'évaluer le taux de circuits ouverts et le taux de courts-circuits présents sur le composant, ainsi que la résistance d'une interconnexion dans les différentes zones de la matrice. Cette dernière est extraite des valeurs de résistance mesurées à l'aide des daisy chains. En effet, il suffit de tracer les valeurs de résistance mesurées en fonction du nombre d'interconnexions reliées par les daisy chains, comme illustré à la Figure II-15. Le coefficient directeur de cette droite est alors égal à la valeur de la résistance d'une seule interconnexion. Cette méthode de mesure permet de s'affranchir de la résistance des pistes

électriques. De plus, en moyennant les mesures obtenues sur l'ensemble du composant, la résistance moyenne d'une interconnexion est obtenue : elle est par exemple ici de 840 mΩ.




Figure II-14 - Schéma des motifs de tests électriques de type (a) daisy chain et (b) peignes




Figure II-15 - Résistance électrique mesurée et moyenne en fonction du nombre d'interconnexions reliées par les daisy chains sur l'ensemble d'un composant

II.4. Comportement des matériaux composant les véhicules tests

Dans le but de bien comprendre les interactions entre couches/matériaux et les mécanismes mis en jeu lors de l'insertion de micro-tubes oxyde ou de nano-inserts dans les plots d'accueil, à la fois de manière expérimentale et au travers des simulations numériques, il est important de connaître les propriétés mécaniques et électriques des matériaux composant les véhicules tests.

II.4.1. Contact mécanique et électrique

Un contact électrique s'établit lorsque deux surfaces solides conductrices sont mises en contact avec une force suffisante pour qu'un courant puisse passer à travers l'interface. Dans la réalité, et d'autant plus à l'échelle microscopique, l'interface de contact n'est pas parfaite et les phénomènes de contact sont directement liés à sa morphologie. Celle-ci dépend des propriétés mécaniques des matériaux composant l'interface et de leur microstructure. En effet, la rugosité des surfaces mises en contact réduit l'aire de contact réelle par rapport à celle apparente, comme illustré à la Figure II-16 [58]. De plus, des films isolants (oxydes natifs) peuvent se former en surface des matériaux et perturber le contact électrique. Par conséquent, les aires de contact mécanique et électrique sont dépendantes de paramètres tels que la force appliquée pour créer le contact, la géométrie des surfaces, leur microstructure, les propriétés physiques et mécaniques des matériaux et l'environnement.




Figure II-16 - Schéma de l'interface d'un contact solide - solide [58]

II.4.1.1. Comportement mécanique des matériaux

L'établissement d'un contact est réalisé en appliquant une force sur les surfaces. Cela va générer des contraintes dans les matériaux constitutifs des surfaces, menant à leur déformation par différents mécanismes. La réponse à la sollicitation mécanique diffère selon le matériau, comme illustré à la Figure II-17. Le comportement d'un matériau est lié à de nombreux paramètres microscopiques (nature, composition, microstructure) et macroscopiques (procédé de fabrication, dimensions).




Figure II-17 - Différentes lois de comportement pour des matériaux soumis à un chargement mécanique

Domaine de déformation élastique

De manière générale, les matériaux présentent un domaine de déformation réversible, proportionnel au chargement imposé, dit élastique. Les grandeurs permettant de le caractériser sont, dans le cas d'un matériau isotrope polycristallin ou amorphe, le module d'Young E et le coefficient de Poisson ν , et dans le cas d'un monocristal ou plus généralement d'un matériau anisotrope, les constantes d'élasticité C_{ijkl} . Un matériau avec un module d'Young élevé est dit rigide alors qu'un matériau avec un faible module d'Young est dit souple. Dans le domaine élastique, pour le cas d'une sollicitation uni-axiale d'un matériau isotrope, la déformation et la contrainte sont reliées par la loi de Hooke :

$$\sigma = E \times \varepsilon \quad (II-3)$$

avec σ la contrainte, E le module d'Young et ε la déformation. Cette loi peut être généralisée à l'application de sollicitations tridimensionnelles, en considérant un petit élément de matière, sous la forme d'une écriture tensorielle. Il s'agit de la loi de Hooke généralisée :

$$[\sigma] = [C]:[\varepsilon] \quad (II-4)$$

avec $[\sigma]$ le tenseur des contraintes composé de 6 composantes σ_{ij} (tenseur symétrique), $[C]$ le tenseur de rigidité élastique composé de 81 composantes C_{ijkl} (nommées constantes d'élasticité dont le nombre peut être réduit en fonction de la symétrie de la structure cristalline considérée) et $[\varepsilon]$ le tenseur des déformations composé de 6 composantes ε_{kl} (tenseur symétrique). Cette loi peut être simplifiée dans certaines conditions, notamment dans le cas d'un matériau isotrope où elle devient :

$$\sigma_{ij} = \frac{E}{1+\nu} \left(\varepsilon_{ij} + \frac{\nu}{1-2\nu} \varepsilon_{kk} \cdot \delta_{ij} \right) \quad (II-5)$$

avec ε_{kk} les composantes de la trace du tenseur des déformations et δ_{ij} le symbole de Kronecker.

Domaine de déformation plastique

Le domaine de déformation élastique se termine lorsque la limite d'élasticité σ_e , grandeur qui décrit la résistance élastique d'un matériau, est atteinte : c'est la contrainte à partir de laquelle la déformation du matériau n'est plus réversible. A l'échelle microscopique, pour les métaux, elle commence avec la mise en mouvement des dislocations. Dans le cas de matériaux fragiles, comme les céramiques, cette limite d'élasticité correspond aussi à la contrainte à rupture σ_r . D'autres matériaux peuvent quant à eux continuer à se déformer de manière irréversible : il s'agit du domaine de déformation plastique.

Dès que la déformation plastique d'un matériau isotrope a commencé, sa rupture peut survenir plus ou moins rapidement. En effet, un matériau ayant la capacité de beaucoup se déformer plastiquement avant de rompre est dit ductile, à l'inverse d'un matériau fragile. L'augmentation de la déformation plastique d'un matériau peut être engendrée par une faible élévation de la contrainte. Dans ce cas, son comportement est dit élastique parfaitement plastique. A l'inverse, une élévation progressive de la contrainte peut être nécessaire pour

continuer à déformer plastiquement un matériau, car celui-ci se durcit. Il s'agit alors d'un comportement dit élasto-plastique avec écrouissage.

A l'échelle macroscopique, un critère de plasticité est défini pour déterminer si un matériau est déformé plastiquement ou non. Ce critère consiste à comparer la limite d'élasticité du matériau à une contrainte équivalente σ_{eq} calculée à partir des sollicitations mécaniques qu'il subit. Plusieurs critères de plasticité existent dans la littérature et diffèrent par leur calcul de la contrainte équivalente et leur domaine d'application. Pour les matériaux isotropes, les plus connus sont le critère de von Mises et le critère de Tresca. La formule de la contrainte équivalente selon le critère de von Mises est :

$$\sigma_{eq} = \frac{1}{\sqrt{2}} \sqrt{(\sigma_I - \sigma_{II})^2 + (\sigma_{II} - \sigma_{III})^2 + (\sigma_{III} - \sigma_I)^2} \quad (II-6)$$

avec σ_I , σ_{II} et σ_{III} les valeurs propres du tenseur des contraintes. Le critère de Tresca a pour formule :

$$\sigma_{eq} = \max(|\sigma_I - \sigma_{II}|, |\sigma_{II} - \sigma_{III}|, |\sigma_{III} - \sigma_I|) \quad (II-7)$$

Dans les deux cas, si la contrainte équivalente σ_{eq} à laquelle le matériau est soumis est supérieure à sa limite d'élasticité σ_e , alors celui-ci est considéré comme plastifié.

Les propriétés des matériaux peuvent varier en fonction de la température, de la vitesse de chargement et du temps. Dans cette thèse, l'assemblage est réalisé à une faible vitesse et des lois de comportement mécanique quasi-statiques peuvent donc être considérées pour décrire les matériaux. Aussi, avec la température, des phénomènes de diffusion peuvent être activés dans les matériaux. Sous une contrainte constante, ils peuvent se déformer irréversiblement avec le temps. Ce comportement visqueux est nommé fluage. On considère que le fluage peut survenir lorsqu'un métal est chauffé au-delà de $0,3 T_f$ (avec T_f la température de fusion du matériau). Ce sont ici l'Al-0,5%_wCu ($T_f = 933$ K) et l'In ($T_f = 429$ K) qui peuvent être soumis au fluage lors de l'assemblage à température ambiante (298 K). On considèrera toutefois que l'assemblage est suffisamment rapide pour ne pas prendre en compte ce phénomène.

Un dernier paramètre peut influencer le domaine de déformation plastique des métaux polycristallins : la taille de grains. En effet, les joints de grains limitent le mouvement des dislocations. La limite d'élasticité de ces matériaux et leur écrouissage sont donc fortement

dépendants de la taille de grains. Ce comportement a été théorisé par Hall et Petch par une formule reliant limite d'élasticité et taille de grains :

$$\sigma_e = \sigma_0 + \frac{K_{HP}}{\sqrt{d}} \quad (II-8)$$

avec σ_e la limite d'élasticité du métal polycristallin, σ_0 la contrainte nécessaire au mouvement des dislocations dans un monocristal, K_{HP} la constante de Hall et Petch (dépendante du matériau) et d la taille de grain. Ainsi, la limite d'élasticité d'un métal polycristallin augmente avec la diminution de sa taille de grain.

Frottements

Lorsque deux surfaces sont approchées, des forces de frottement liées aux interactions entre les atomes s'opposent à leur mise en contact. Ces forces sont liées à l'état des surfaces et aux propriétés des matériaux mis en contact. Un coefficient de frottement μ d'un matériau par rapport à un autre peut être défini par :

$$\mu = \frac{T}{N} \quad (II-9)$$

avec T la force tangentielle et N la force normale de réponse du matériau. Il est toutefois difficile de caractériser ce coefficient de frottement et il existe peu de valeurs dans la littérature, notamment pour des couples de matériaux peu communs comme l'or et l'indium. C'est pourquoi les contacts seront considérés comme parfaits et sans frottements dans les simulations.

II.4.1.2. Comportement électrique des matériaux

A l'échelle des interconnexions, la conduction électrique peut être limitée par des phénomènes résistifs induit par la géométrie des surfaces en contact et leur qualité (rugosité, couche d'oxydes, etc.). La résistance globale de l'interconnexion correspond donc à la résistance des couches de matériaux traversées par le courant additionnée aux résistances induites par différents phénomènes résistifs et à la résistance du contact entre le micro-tube et le plot d'accueil.

La densité de courant traversant un matériau massif, homogène et isotrope, peut être obtenue à l'aide de la loi d'Ohm locale :

$$\vec{j} = \sigma \times \vec{E} \quad (II-10)$$

avec $\vec{j}$ la densité de courant, σ la conductivité électrique du matériau et $\vec{E}$ le champ électrique. Le matériau a alors une résistance R égale à :

$$R = \frac{L}{\sigma \times S} \quad (II-11)$$

avec L la longueur de matériau traversée par le courant et S la section du matériau.

Résistance de constriction

Au niveau d'un contact, la surface réelle de contact n'est en fait pas égale à la surface apparente. Le contact électrique s'établit plutôt sous forme de « spots ». En fonction de la taille des spots, les lignes de courant peuvent être contraintes à se resserrer pour les traverser. Ce phénomène, illustré à la Figure II-18 [59], est appelé constriction du courant et génère des phénomènes résistifs.




Figure II-18 - Schéma de la constriction des lignes de courant au niveau des spots de contact entre deux surfaces [59]

Mécanisme du transport électronique

La taille des spots de contact et leur densité varient en fonction des matériaux et de la force appliquée pour établir le contact. Selon cette taille, le mode de conduction électrique varie. Trois principaux modes de conduction peuvent survenir : balistique, quasi-balistique et diffusif (Figure II-19 [60]). La différence réside dans la comparaison entre le libre parcours moyen des électrons dans les matériaux impliqués dans le contact et la taille des spots (dans un métal conducteur l'ordre de grandeur du libre parcours moyen va de quelques nanomètres à plusieurs dizaines de nanomètres). Dans le cas où le libre parcours moyen est supérieur au rayon des spots, le transport électronique est balistique ; s'ils sont similaires, il est quasi

ballistique. A l'inverse, si le libre parcours moyen est inférieur au rayon, le transport électronique est diffusif (aussi appelé régime ohmique, où la loi d'Ohm (II-2) s'applique). C'est dans ce cas qu'il y a constriction des lignes de courant. Cependant, on notera que la résistance de constriction diminue avec l'augmentation de la taille des spots.




Figure II-19 - Schématisation du transport électronique diffusif et balistique à travers une constriction engendrée par un spot de contact (où les points noirs correspondent aux électrons et les flèches noires à leur libre parcours moyen) [60]

Phénomènes résistifs dans les couches minces

Dans les matériaux massifs, la conduction peut être modélisée par une circulation parallèle et homogène des lignes de courant. Dans les couches minces, des phénomènes résistifs sont introduits, liés à leur géométrie : la résistance d'étalement (*spreading*) et la résistance de tassement (*crowding*). Ces phénomènes sont causés par les changements de direction soudains et nombreux des lignes de courant, et engendrent donc une variation de la densité de courant.




Figure II-20 - Schématisation des phénomènes résistifs dans les couches minces (vues en coupe) : (a) d'étalement et (b) de tassement [38]

La résistance d'étalement survient de part et d'autre d'une constriction, comme illustré à la Figure II-20 (a) [38]. Dans le cas des interconnexions, elle peut être principalement rencontrée à l'entrée et à la sortie de la métallisation du micro-tube, où la section de passage du courant varie brusquement.

La résistance de tassement survient lorsque les lignes de courant sont déviées brusquement, comme illustré à la Figure II-20 (b) [38]. La densité de courant n'est alors plus égale sur la section de passage du courant. Ce phénomène s'observe, par exemple, lorsque le courant passe à la verticale dans un via, puis à l'horizontale dans une piste électrique.

Influence des couches d'oxyde et films de contamination

Des couches isolantes peuvent être présentes dans les interconnexions sur le passage du courant. C'est par exemple le cas des couches d'oxyde natif sur les plots d'accueil qui sont fracturées lors de l'insertion, mais peuvent rester présentes à l'interface de contact. L'underfill peut aussi s'infiltrer par capillarité à l'interface de contact. Ces deux types de couches isolantes augmentent la résistance globale de l'interconnexion.

Echauffement lié au passage du courant

L'intensité du courant qui passe dans les couches de matériaux peut avoir un impact sur la résistance d'une interconnexion. En effet, à forte intensité, une dissipation d'énergie peut se produire par effet Joule, menant à un échauffement :

$$E = R \times I^2 \times t \quad (II-12)$$

avec E l'énergie dissipée, R la résistance, I l'intensité du courant et t le temps. Cet échauffement peut conduire à plusieurs effets bénéfiques ou néfastes sur les interconnexions, comme l'effondrement local des aspérités, l'activation de la diffusion propice à la formation d'IMCs, mais aussi à l'oxydation pouvant mener à une rupture de contact.

II.4.2. Propriétés mécaniques et électriques des matériaux

Les matériaux composant les véhicules tests sont des couches minces, de quelques nanomètres à quelques micromètres d'épaisseur, déposées et mises en forme à l'aide de divers procédés. De plus, ils peuvent être sous forme monocristalline, polycristalline ou encore amorphe. Les propriétés mécaniques et électriques des couches minces peuvent donc être très éloignées de celles des matériaux massifs. Aussi, à cette échelle, les méthodes de mesure,

notamment des propriétés mécaniques (nano-indentation, essais de micro-traction/micro-compression, etc.), sont plus complexes et ont un fort impact sur les grandeurs mesurées et leur précision. Un travail de bibliographie a été mené afin de déterminer des lois de comportement à implémenter dans les simulations, les plus proches possible de la réalité.

II.4.2.1. Le silicium

Le silicium (Si) est un matériau semi-conducteur très répandu en microélectronique, notamment comme substrat des circuits de lecture. Il cristallise dans une maille cubique « diamant », dérivée de la structure cubique face centrée (CFC), et est ici utilisé sous sa forme monocristalline orientée (100) comme substrat de fabrication des véhicules tests.

Le comportement mécanique du Si monocristallin est purement élastique, avec une contrainte à rupture σ_m de l'ordre de 130 MPa [46]. Ses constantes d'élasticité sont présentées dans le Tableau II-1 [61]. Le Si non dopé a en outre un comportement électrique isolant.

Constantes d'élasticité C_{ij}	$C_{11} = C_{22} = C_{33}$	$C_{12} = C_{13} = C_{23}$	$C_{44} = C_{55} = C_{66}$
Valeurs (GPa)	165,7	63,9	79,5

Tableau II-1 - Constantes d'élasticité du silicium [61]

II.4.2.2. Le dioxyde de silicium

Le dioxyde de silicium (SiO_2) est un composé chimique qui existe naturellement sous des formes cristallines ou amorphes variées. Dans cette étude, c'est sous sa forme amorphe que le SiO_2 est présent. En effet, une couche d'oxyde, formée par oxydation thermique humide des wafers, sépare le silicium des pistes électriques. Un dépôt de SiO_2 est aussi réalisé pour combler l'espace entre les pistes électriques par *High Density Plasma* (HDP) à l'aide de silane (SiH_4) comme précurseur. Pour constituer l'âme des micro-tubes, c'est un dépôt par *Plasma Enhanced Chemical Vapor Deposition* (PECVD) qui est réalisé à partir de SiH_4 . Les propriétés mécaniques de la couche mince varient selon son procédé de dépôt. De manière générale, le SiO_2 est un matériau très dur, présentant une dureté Vickers autour de 1 000 HV [62,63]. C'est donc un matériau fragile ayant un comportement purement élastique. Les modules d'Young E mesurés dans la littérature sont compris entre 60 et 80 GPa [63–67]. Les contraintes à rupture mesurées sont assez éloignées selon les méthodes de mesure mises en œuvre et le type d'échantillon, variant entre 300 et 1 000 MPa [63–65,68].

Les propriétés mécaniques du SiO₂ utilisées dans les simulations, car jugées les plus représentatives dans notre cas, sont récapitulées dans le Tableau II-2.

Module d'Young E (GPa)	65	[66]
Coefficient de Poisson ν	0,25	[66]
Limite d'élasticité σ_e (MPa)	364	[64]

Tableau II-2 - Propriétés mécaniques du dioxyde de silicium

Du point de vue électrique, le SiO₂ est un excellent isolant. Sa conductivité électrique est de l'ordre de $10^{-14} \Omega^{-1} \cdot \mu\text{m}^{-1}$ [69].

II.4.2.3. Le tungstène

Le tungstène (W) est un métal dur (419 HV [70]) et bon conducteur électrique. En microélectronique, il est principalement utilisé pour la réalisation d'interconnexions et de contacts, comme les vias reliant verticalement les niveaux électriques des circuits intégrés [71]. Il était le matériau constituant l'âme des premiers micro-tubes développés et il compose dans cette étude le corps des nano-inserts, sous forme polycristalline, déposé par *Chemical Vapor Deposition* (CVD). Le tungstène a une structure cubique centré (CC).

Le comportement mécanique du tungstène polycristallin est considéré comme élastique parfaitement plastique, avec pour particularité une très grande rigidité (module d'Young E élevé) ainsi qu'une très haute limite d'élasticité. Du fait de la difficulté de caractériser le matériau en couches minces, les modules d'Young varient entre 350 et 420 GPa [72–79] dans la littérature, les limites d'élasticité entre 500 et 2500 MPa [70,72,76,78,80–87]. Comme le tungstène est un matériau quasi isotrope, son coefficient d'anisotropie étant proche de 1, les propriétés d'un monocristal peuvent également être utilisées pour décrire son comportement à l'état polycristallin. Le coefficient d'anisotropie A d'un matériau cubique se calcule suivant la formule :

$$A = \frac{2 C_{44}}{C_{11} - C_{12}} \quad (II-13)$$

avec C_{11} , C_{12} et C_{44} les constantes d'élasticité du cristal, respectivement égales à 523, 205 et 161 GPa [88].

Dans ce travail, nous choisissons de considérer les propriétés élasto-plastiques présentées dans le Tableau II-3 pour les simulations numériques, car la nature des échantillons étudiés dans les références associées est proche de celle de nos couches.

Module d'Young E (GPa)	400	[72]
Coefficient de Poisson ν	0,28	[73,74,79]
Limite d'élasticité σ_e (MPa)	1500	[80]

Tableau II-3 - Propriétés mécaniques du tungstène

Du point de vue électrique, le tungstène est un bon conducteur possédant une conductivité électrique de $18 \Omega^{-1} \cdot \mu\text{m}^{-1}$ [39].

II.4.2.4. Le titane et le nitrure de titane

Le titane (Ti), déposé par PVD, et le nitrure de titane (TiN), déposé par PVD ou CVD, sont, en microélectronique, des matériaux utilisés respectivement comme couche d'accroche (reprise de contact) et barrière de diffusion entre les métaux et le silicium, avec une épaisseur de quelques nanomètres. Le titane est un métal relativement bon conducteur électrique, avec une conductivité de $2,5 \Omega^{-1} \cdot \mu\text{m}^{-1}$ [69], et ayant de bonnes propriétés mécaniques avec un module d'Young E de 100 GPa et une limite d'élasticité supérieure à 200 MPa. Il sera toutefois négligé dans les simulations mécaniques, compte tenu de la faible épaisseur des couches dans les véhicules tests. Le TiN, meilleur conducteur électrique que le titane avec une conductivité de $5 \Omega^{-1} \cdot \mu\text{m}^{-1}$ [29], est une céramique très dure (environ 2 050 HV [89]), très rigide (module d'Young autour de 500 GPa [90]) et très résistante, avec une limite d'élasticité de plusieurs GPa [91]. Des propriétés mécaniques purement élastiques seront donc utilisées pour décrire le TiN dans les simulations numériques : elles sont présentées dans le Tableau II-4.

Module d'Young E (GPa)	500	[90]
Coefficient de Poisson ν	0,25	[90]

Tableau II-4 - Propriétés mécaniques du nitrure de titane

II.4.2.5. L'or

L'or (Au) est un métal noble, excellent conducteur électrique et thermique et résistant à la corrosion. En packaging, il est très utilisé sous forme de fils pour le wire bonding. Dans cette étude, il est présent sous formes de couches déposées par PVD, pour la métallisation des interconnexions destinées à être insérées dans des galettes d'In et pour la couche finale de

Module d'Young E (GPa)	90	[94]
Coefficient de Poisson ν	0,45	[94]

The phase diagram for the Au-In system is plotted with temperature in °C on the y-axis (0 to 1200) and composition in both Wt % In (top x-axis, 0 to 100) and At % In (bottom x-axis, 0 to 100) on the x-axes. The diagram shows the following phase regions and reaction lines:

- Liquid** region above the liquidus lines.
- (Au)** phase region for pure gold.
- α_1** phase region for gold-rich solid solution.
- ξ** phase region for intermediate solid solution.
- β** phase region for indium-rich solid solution.
- β_1** phase region for indium-rich solid solution at lower temperatures.
- γ** phase region for intermediate solid solution.
- ψ** phase region for intermediate solid solution.
- γ'** phase region for intermediate solid solution.
- ϵ'** phase region for intermediate solid solution.
- 39** phase region for intermediate solid solution.
- 55.3** phase region for intermediate solid solution.
- 35** phase region for intermediate solid solution.
- 337** phase region for intermediate solid solution.
- 374.6°** and **364.5°** reaction lines.
- 275°** reaction line.
- 224.3°C** reaction line.
- 454.3°C** reaction line.
- 457.5°** reaction line.
- 482°** and **487°** reaction lines.
- 641°C** and **649.25°C** reaction lines.
- 509.6°C** and **540.7°C** reaction lines.
- 495.4°C** reaction line.
- 156.634°C** and **-156°C** reaction lines.
- 1064.43°C** melting point of pure gold.
- 156.634°C** melting point of pure indium.

L'or est choisi comme matériau de métallisation des micro-tubes insérés dans les galettes d'indium en raison de la capacité de ces deux éléments à former des IMCs par interdiffusion à température ambiante lorsqu'ils sont mis en contact. Comme le montre le diagramme binaire or - indium à la Figure II-21 [97], 4 IMCs sont susceptibles de se former : AuIn_2 , AuIn , Au_7In_3 et Au_4In . Cependant, avec les proportions d'In et d'Au présentes au niveau des contacts, seul AuIn_2 se forme [53]. Des analyses EDS ont confirmé sa seule présence après assemblage.

L'or est l'un des métaux les plus conducteurs électriquement, après l'argent et le cuivre ($59,5 \Omega^{-1} \cdot \mu\text{m}^{-1}$ pour le cuivre [69]). Il possède une conductivité électrique de $44 \Omega^{-1} \cdot \mu\text{m}^{-1}$ [69]. AuIn₂, quant à lui, est un moins bon conducteur que l'or, mais un meilleur conducteur que l'indium, avec une conductivité de $18 \Omega^{-1} \cdot \mu\text{m}^{-1}$ [54].

II.4.2.6. L'alliage aluminium-cuivre




Figure II-22 - Diagramme binaire aluminium - cuivre [98]

L'Al-0,5%_wCu est un alliage avec 0,5 % massique de cuivre en solution solide dans l'aluminium (Figure II-22 [98]), préféré à l'aluminium pur en microélectronique. En effet, l'ajout de cuivre limite les phénomènes d'électro-migration et de formation d'«hillocks» (bosses occasionnées par les contraintes résiduelles résultantes des différentes étapes de fabrication), auxquels l'aluminium pur est soumis [99]. Cette solution solide, dont la teneur en cuivre reste très faible, permet de conserver les propriétés mécaniques et électriques de l'aluminium pur. L'Al-0,5%_wCu est, dans notre étude, le matériau constitutif des pistes électriques et des plots d'Al-0,5%_wCu. Il est déposé par PVD et forme un dépôt polycristallin d'une taille de grain de l'ordre du micron. L'aluminium cristallise dans une structure de type CFC. Le comportement mécanique de l'aluminium se caractérise par son importante souplesse et sa facilité à se déformer plastiquement. Il est considéré comme élasto-plastique avec un écrouissage isotrope, suivant une loi d'Hollomon [100] :

$$\sigma = K \varepsilon^n \quad (II-14)$$

avec σ la contrainte, ε la déformation, K le coefficient de résistance (0,09) et n le coefficient d'écrouissage (0,09). De la même façon que pour le tungstène, des grandeurs très dispersées existent dans la littérature avec des modules d'Young mesurés entre 40 et 70 GPa [100–104] et des limites d'élasticité de 45 à 300 MPa [100,101,104–109].

Les valeurs utilisées pour décrire le comportement mécanique de l'Al-0,5%_wCu, après calibration des modèles numériques grâce aux expérimentations sur les véhicules tests, sont récapitulées dans le Tableau II-6 et la loi de comportement considérée est tracée à la Figure II-23.

Module d'Young E (GPa)	52	[100]
Coefficient de Poisson ν	0,35	[100]
Limite d'élasticité σ_e (MPa)	110	[106,108,109]

Tableau II-6 - Propriétés mécaniques de l'Al-0,5%_wCu




Figure II-23 - Loi de comportement de l'Al-0,5%_wCu utilisée pour les simulations mécaniques

Dans le cas des plots d'accueil à très faible pas pixel (2 et 3 μm), la majorité des plots sont constitués d'un seul grain. Il est alors intéressant de regarder le comportement en élasticité de l'aluminium monocristallin par rapport à l'Al-0,5%_wCu polycristallin. Du fait de la très faible quantité de cuivre dans cet alliage, les constantes d'élasticité de l'aluminium pur sont considérées pour décrire son comportement élastique monocristallin et citées dans le Tableau II-7 [110]. Le coefficient d'anisotropie de l'aluminium est de 1,23, ce qui en fait un matériau faiblement anisotrope, malgré la présence possible d'une texture {111} mise en évidence par EBSD dans certains dépôts PVD d'Al-0,5%_wCu [100,111].

Constantes d'élasticité C_{ij}	$C_{11} = C_{22} = C_{33}$	$C_{12} = C_{13} = C_{23}$	$C_{44} = C_{55} = C_{66}$
Valeurs (GPa)	108	62,2	28,3

Tableau II-7 - Constantes d'élasticité de l'aluminium pur [110]

Enfin, l'Al-0,5%_wCu a de très bonnes propriétés électriques : sa résistivité a été caractérisé au CEA Leti et est égale à 2,8 $\mu\Omega\cdot\text{cm}$ [38], ce qui est proche de l'aluminium pur (2,7 $\mu\Omega\cdot\text{cm}$ [69]). Une conductivité de 36 $\Omega^{-1}\cdot\mu\text{m}^{-1}$ sera donc considérée dans les simulations.

II.4.2.7. L'indium




Figure II-24 - Courbes contrainte - déformation de l'indium polycristallin entre 4 K et 295 K [112]

L'indium (In) est un métal résistant à la corrosion atmosphérique et caractérisé par sa très basse température de fusion (156 °C). En microélectronique, il est traditionnellement utilisé sous forme d'alliages semi-conducteurs (arséniure d'indium AsIn ou séléniure d'indium InSe notamment), mais également à l'état pur, dans des applications de niche, dans des brasures (billes d'indium) utilisées comme interconnexions pour les détecteurs infrarouges refroidis. Dans notre cas, l'indium a été choisi comme matériau constitutif de certains plots d'accueil du fait de sa grande ductilité et de ses performances dans les détecteurs infrarouges. Il est déposé par évaporation dans des « cavités » de résine afin de former des galettes présentant des grains micrométriques. Il cristallise dans un réseau quadratique centré, présentant une forte anisotropie dans sa forme monocristalline (grand rapport c/a). Sous sa forme polycristalline, l'indium présente un comportement élasto-plastique à température ambiante, avec une très

faible limite d'élasticité (autour de 1 MPa [112,113]) et dont l'écrouissage augmente avec la diminution de la température, comme illustré à la Figure II-24 [112]. D'autres études, plus récentes, mettent en évidence des limites d'élasticité plus élevées allant jusqu'à 10 MPa [114,115].

Dans cette étude, après calibration des modèles numériques grâce aux expérimentations sur les véhicules tests, une loi de comportement élasto-plastique, illustrée à la Figure II-25, est considérée pour les simulations, à partir des propriétés listées dans le Tableau II-8.

Module d'Young E (GPa)	13	[116]
Coefficient de Poisson ν	0,45	[116]
Limite d'élasticité σ_e (MPa)	8,93	[115]

Tableau II-8 - Propriétés mécaniques de l'indium




Figure II-25 - Loi de comportement de l'In utilisée pour les simulations mécaniques

L'indium est enfin un bon conducteur présentant une conductivité électrique de $12,5 \Omega^{-1} \cdot \mu\text{m}^{-1}$ [69].

II.4.2.8. Récapitulatif des propriétés mécaniques et électriques des matériaux

Les propriétés électriques et les principales propriétés mécaniques des matériaux composant les interconnexions sont résumées dans le Tableau II-9. On notera en particulier que les deux matériaux choisis pour les plots d'accueil ont des lois de comportement très différentes. En effet, l'In est 4 fois moins rigide que l'Al-0,5%_wCu et sa limite d'élasticité est 12 fois plus faible, ce qui devrait avoir un fort impact sur l'assemblage des composants. Du point de vue électrique, l'Al-0,5%_wCu présente une conductivité électrique intrinsèque près de 3 fois

supérieure à l'In. Enfin, le contact or-indium présente l'avantage de former des IMCs AuIn₂ à température ambiante, permettant d'améliorer a priori le contact à l'interface.

	SiO ₂	W	Ti	TiN	Au	Cu	Al-0,5% _w Cu	In
Conductivité électrique (Ω⁻¹.μm⁻¹)	10 ⁻¹⁴	18	2,5	5	44	59,5	36	12,5
Module d'Young (GPa)	65	400	/	500	90	/	52	13
Coefficient de Poisson	0,25	0,28	/	0,25	0,45	/	0,35	0,45
Limite d'élasticité (MPa)	364	1500	/	>1000	300	/	110	8,93

Tableau II-9 - Récapitulatif des propriétés électriques et élastiques des matériaux utilisés dans les véhicules tests

II.5. Conclusion

Différentes configurations de véhicules tests permettant l'étude du contact mécanique et électrique réalisé par l'insertion à température ambiante de micro-tubes oxyde dans des plots d'accueil ont été proposées, avec 4 géométries de micro-tubes oxyde, 2 métallisations et 2 types de plots d'accueil considérés. Les techniques d'assemblage (FC300), de caractérisation de l'interface de contact (MEB) et de mesure de la résistance des interconnexions (mesures sous pointes), permettant la mise en œuvre et la caractérisation des véhicules tests, ont ensuite été mises en évidence. Enfin, les propriétés mécaniques et électriques des principaux matériaux constitutifs des véhicules tests ont été entièrement détaillées, sur la base de la littérature, de telle sorte à bien comprendre et interpréter les simulations numériques au chapitre suivant.

Chapitre III - Étude numérique de l'assemblage réalisé par insertion à température ambiante de micro-tubes oxyde

Table des matières

III.1. Introduction.....	87
III.2. Simulation par éléments finis du comportement mécanique de l'insertion d'un micro-tube oxyde dans un plot d'accueil.....	87
III.2.1. Définition du modèle et hypothèses.....	87
III.2.2. Insertion d'un micro-tube oxyde.....	91
III.3. Simulation par éléments finis du comportement électrique (conductivité) d'une interconnexion à base d'un micro-tube oxyde : influence du design	94
III.3.1. Définition du modèle et hypothèses.....	95
III.3.2. Méthode de calcul de la résistance d'une interconnexion	97
III.3.3. Comportement électrique d'une interconnexion	100
III.4. Étude de l'impact de la modification du design des interconnexions à base de micro-tubes oxyde	103
III.4.1. Design du plot d'accueil	104
III.4.2. Design du micro-tube oxyde	110
III.4.3. Design de la métallisation	114
III.4.4. Impact du désalignement.....	119
III.5. Simulations des designs expérimentaux	121
III.5.1. Modèles simulant l'assemblage des véhicules tests	121
III.5.2. Résultats numériques validés expérimentalement.....	122
III.6. Conclusion	123

III.1. Introduction

Le contact mécanique et électrique réalisé par insertion de micro-tubes oxyde dans des plots d'accueil, de type plots d'Al-0,5%_wCu et galettes d'In, est, dans cette thèse, étudié expérimentalement mais aussi à l'aide de simulations numériques. Ce chapitre s'intéresse à l'étude numérique des interconnexions. Elle est réalisée par des simulations par éléments finis, mécaniques et électriques, effectuées avec le logiciel ABAQUS. Ces simulations permettent d'appréhender le comportement des interconnexions, pendant l'assemblage et en service, et ainsi identifier les modifications à apporter au niveau du design pour améliorer le contact. Pour cela, ce chapitre présente de manière détaillée le modèle EF de simulation mécanique de l'assemblage et les grandeurs caractéristiques associées pour un design d'interconnexion particulier. Sont ensuite détaillés le modèle EF de simulation électrique et les grandeurs associées pour le même design d'interconnexion. Enfin, l'étude de l'impact de différents paramètres sur le contact mécanique et électrique vient compléter ces résultats.

III.2. Simulation par éléments finis du comportement mécanique de l'insertion d'un micro-tube oxyde dans un plot d'accueil

Dans le but d'évaluer la force nécessaire à l'insertion d'un micro-tube oxyde dans un plot d'accueil et d'étudier la répartition des contraintes dans les différentes couches, un modèle EF du comportement mécanique a été développé à l'aide d'ABAQUS/Standard. On s'intéressera dans cette partie à un seul design : un micro-tube de variante A, métallisé avec 100 nm d'Al-0,5%_wCu et inséré dans un plot d'Al-0,5%_wCu de 3,5 μm de hauteur et de 6,5 μm de diamètre.

III.2.1. Définition du modèle et hypothèses

Le modèle EF mécanique développé est un modèle 2D axisymétrique d'une interconnexion au pas de 10 μm . En effet, les interconnexions présentent une symétrie de révolution qui permet de faire cette simplification géométrique pour la simulation. C'est un modèle simplifié, ne représentant pas toutes les couches de matériau, qui a été développé. Les simulations sont effectuées avec ABAQUS/Standard à l'aide d'une analyse de type « *static* », afin d'obtenir des résultats détaillés jusqu'à une profondeur d'insertion la plus importante possible. Le principe

de la simulation est d'appliquer un déplacement sur la puce top afin d'insérer progressivement le micro-tube oxyde dans le plot d'accueil. Il est alors possible de remonter à la force nécessaire pour réaliser l'assemblage et à la répartition des déformations et contraintes dans les différentes couches.

III.2.1.1. Géométrie

Comme présenté à la Figure III-1, la puce top est représentée par la couche de SiO_2 et un plot d' $\text{Al-0,5\%}_w\text{Cu}$ de $6,5 \mu\text{m}$ de diamètre pour $3,5 \mu\text{m}$ de hauteur. La puce bottom est simplifiée en ne modélisant que le micro-tube oxyde de variante A de $3 \mu\text{m}$ de hauteur sur la couche de SiO_2 , métallisé par 100 nm de TiN (équivalent aux couches de Ti et TiN) et 100 nm d' $\text{Al-0,5\%}_w\text{Cu}$. Les dimensions et matériaux des couches modélisées sont détaillés à la Figure III-1 et les propriétés mécaniques, utilisées pour décrire le comportement élastique et plastique des différents matériaux, ont été présentées au chapitre II.




Figure III-1 - Géométrie, dimensions et matériaux considérés dans le modèle EF mécanique pour une interconnexion composée d'un micro-tube oxyde métallisé $\text{Al-0,5\%}_w\text{Cu}$ et d'un plot d' $\text{Al-0,5\%}_w\text{Cu}$

III.2.1.2. Maillage

Le modèle est maillé avec des éléments quadrilatères axisymétriques biquadratiques à 8 nœuds de type CAX8, comme illustré à la Figure III-2. Il comporte 49 559 éléments et 150 647 nœuds. Le maillage a été raffiné dans la métallisation et le plot, autour de la zone de contact où les éléments subissent le plus de déformations, et une étude de convergence, présentée à la Figure III-3, a été menée pour l'optimiser. Elle montre que la convergence du maillage est obtenue pour le modèle à 49 559 éléments pour une profondeur d'insertion de 1,94 μm .




Figure III-2 - Maillage du modèle EF mécanique d'une interconnexion composée d'un micro-tube oxyde métallisé Al-0,5%_wCu et d'un plot d'Al-0,5%_wCu




Figure III-3 - Étude de convergence du modèle EF mécanique présentant l'évolution de la force nécessaire à l'insertion de 0,3 μm de profondeur en fonction du nombre d'éléments du maillage pour un même déplacement imposé : entre parenthèses la profondeur d'insertion jusqu'à laquelle converge le modèle et en rouge, la configuration choisie pour l'ensemble des simulations de ce type

III.2.1.3. Conditions aux limites

Les contacts entre les différentes parties des puces et des interconnexions sont considérés comme parfaits. Pour les modéliser, des « *tie constraints* » sont appliquées à l'interface des couches d'une même puce. Le contact entre le plot d'accueil et la métallisation est aussi considéré comme un contact de type « *surface-to-surface* », défini comme étant dur et sans frottement, qui est appliqué en définissant la surface supérieure de la métallisation comme « *master* » et la surface inférieure du plot comme « *slave* ».




Figure III-4 - Conditions aux limites appliquées sur le modèle EF mécanique d'une interconnexion composée d'un micro-tube oxyde métallisé Al-0,5%_wCu et d'un plot d'Al-0,5%_wCu

Concernant les conditions aux limites, illustrées à la Figure III-4, la puce bottom est considérée comme fixe et c'est la puce top qui se déplace verticalement. L'axe d'axisymétrie est représenté en jaune, et les surfaces confondues avec cet axe ont leur déplacement bloqué dans la direction x. La surface inférieure de la puce bottom est encastrée (tous les déplacements et rotations sont bloqués). Les déplacements latéraux des parois verticales des substrats (de droite sur la figure) des deux puces sont bloqués (ceux des parois latérales de

gauche sur la figure le sont par les conditions d'axisymétrie). Enfin, un déplacement vertical est appliqué sur la surface supérieure de la puce top pour simuler l'insertion.

III.2.2. Insertion d'un micro-tube oxyde

Les simulations à partir du modèle présenté ci-dessus permettent de comprendre comment se distribuent les déformations et les contraintes dans l'interconnexion au fur et à mesure de l'insertion d'un micro-tube oxyde métallisé Al-0,5%_wCu dans un plot d'Al-0,5%_wCu. De plus, comme la surface inférieure de la puce bottom est encastree, une force de réaction survient en réponse à l'insertion du micro-tube oxyde dans le plot d'accueil. Il est alors possible de remonter à la force nécessaire pour réaliser l'insertion.

III.2.2.1. Principales grandeurs caractéristiques

Contrainte équivalente de von Mises et déformation plastique équivalente

La distribution de la contrainte équivalente de von Mises donne une représentation scalaire du champ de contrainte à chaque point d'intégration du modèle. Cette contrainte équivalente est associée au critère de plasticité choisi dans les travaux de cette thèse, permettant de prédire les mécanismes de déformation de l'interconnexion. En effet, lorsque la contrainte de von Mises d'un élément est supérieure à la limite d'élasticité du matériau le constituant, alors l'élément est considéré comme entrant dans le domaine plastique. De plus, la visualisation de la distribution de cette contrainte équivalente permet de repérer les zones les plus sollicitées de l'interconnexion et/ou risquant de rompre ou d'engendrer sa défaillance mécanique. Il est aussi possible d'identifier les zones plastifiées de l'interconnexion grâce à la distribution de la déformation plastique équivalente.

Force d'insertion

La force d'insertion correspond à la force nécessaire pour insérer de manière permanente le micro-tube oxyde dans le plot d'accueil. Elle se calcule à partir des efforts de réaction nécessaires pour appliquer les déplacements imposés aux nœuds.

Pour remonter à la force d'insertion, la force de réaction normale à la surface (RF2, force de réaction dans la direction y) est relevée sur tous les nœuds de la surface inférieure de la puce bottom encastree et les valeurs sont sommées sur l'ensemble des nœuds, à chaque incrément du calcul. De la même manière, pour déduire la profondeur d'insertion, le

déplacement relatif entre la base du plot d'Al-0,5%_wCu (en contact avec le SiO₂) et la surface supérieure de la métallisation est mesuré à chaque incrément du calcul. Pour cela, la composante de déplacement vertical (U2) est relevée en deux nœuds (un sur la métallisation, un sur le substrat de la puce top). En retirant le déplacement maximal, n'induisant qu'une déformation élastique du système, à la différence de ces valeurs, on obtient la profondeur d'insertion pour chaque incrément du calcul.

Ainsi, en traçant la force d'insertion en fonction de la profondeur d'insertion, il est possible d'évaluer la force nécessaire pour insérer le micro-tube oxyde dans le plot d'accueil.

III.2.2.2. Évolution des grandeurs caractéristiques pendant l'insertion

Force d'insertion

L'évolution de la force nécessaire à l'insertion d'un micro-tube oxyde de variante A métallisé Al-0,5%_wCu dans un plot d'Al-0,5%_wCu en fonction de la profondeur d'insertion, obtenue à l'aide du modèle, est présentée à la Figure III-5. Le calcul converge jusqu'à une profondeur d'insertion d'environ 1,9 μm . On remarque que jusqu'à 0,25 μm d'insertion, la force croît rapidement, jusqu'à atteindre 5 095 μN . Puis la pente s'infléchit et la force augmente de manière plutôt linéaire, jusqu'à atteindre une valeur de 9 255 μN pour une insertion de 1,9 μm .




Figure III-5 - Évolution de la force nécessaire à l'insertion d'un micro-tube oxyde (variante A) métallisé Al-0,5%_wCu dans un plot d'Al-0,5%_wCu en fonction de la profondeur d'insertion

Il est également possible de mettre en évidence le retour élastique du système, en désactivant l'application du déplacement dès que celui-ci atteint 1,5 μm , comme illustré à la Figure III-5. La valeur résiduelle est très faible, de l'ordre de 10 nm : c'est le déplacement

maximal n'induisant pas de déformation plastique du système. Le retour élastique est donc faible et négligeable par rapport à la déformation plastique et on approximera donc la profondeur d'insertion au déplacement relatif entre la base du plot et la métallisation.

Après 1,7 μm d'insertion, une légère augmentation de rigidité du système est observée, traduisant une forte déformation plastique cumulée dans le plot d'accueil. La Figure III-6 qui illustre la déformée du plot pour différentes insertions montre qu'après 1,7 μm , le plot d'accueil entre en contact avec la partie de plus forte conicité du micro-tube.

Distribution de la déformation plastique équivalente dans le plot




Figure III-6 - Distribution de la déformation plastique équivalente dans le modèle d'insertion d'un micro-tube oxyde (variante A) métallisé Al-0,5%wCu dans un plot d'Al-0,5%wCu pour différentes profondeurs d'insertion entre 100 nm et 1,9 μm

La distribution de la déformation plastique équivalente pour différentes profondeurs d'insertion est présentée à la Figure III-6. Celle-ci met en évidence le fait que le plot d'accueil commence à plastifier très rapidement, avant même 10 nm d'insertion (dès 2 nm en réalité). En effet, une forte concentration de contrainte est observée au niveau des éléments du plot en contact avec la métallisation, présentant une contrainte de von Mises supérieure à

110 MPa (limite d'élasticité de l'Al-0,5%_wCu), ce qui signifie qu'ils sont considérés comme ayant subi une déformation plastique. La zone plastifiée du plot se propage ensuite de manière quasi hémisphérique autour de l'interface et dans la direction y au fur et à mesure de l'insertion. S'ajoutent enfin des effets « géométriques », comme au niveau des parois latérales du plot. A partir de 0,25 μm d'insertion, la quasi-totalité du plot d'accueil (à l'exception d'une zone au centre) est entrée en plasticité : cela explique le changement de pente observée sur la Figure III-5.

On note aussi que la couche de métallisation se déforme tout au long de l'insertion : elle est d'abord comprimée sur la partie horizontale supérieure du micro-tube oxyde, puis « étirée » le long des parois verticales.

III.3. Simulation par éléments finis du comportement électrique (conductivité) d'une interconnexion à base d'un micro-tube oxyde : influence du design

Pour évaluer la résistance électrique théorique d'une interconnexion en service, il est possible de recourir à une méthode analytique en évaluant la résistance électrique de chaque couche de matériaux parcourue par le courant. Cependant, cette méthode s'éloigne de la réalité lorsque les architectures se complexifient et ne rend pas compte de la distribution de la densité de courant dans les différentes couches. Une solution pour se rapprocher de la réalité et identifier les phénomènes résistifs dans les interconnexions est l'utilisation de modèles EF électriques. Ceux réalisés dans cette thèse sont tous conçus et utilisés sur le même principe. Il s'agit de simulations effectuées avec ABAQUS/Standard, à l'aide d'une analyse de type « *coupled thermal-electrical* », calculant la distribution de la densité de courant à travers une interconnexion soumise à une différence de potentiel de part et d'autre. En utilisant la loi d'Ohm, il est possible de remonter à la résistance électrique théorique de l'interconnexion, et ainsi d'étudier quelles modifications au niveau du design permettent de la diminuer.

On ne s'intéressera dans cette partie, tout comme au paragraphe précédent, qu'à un seul design de micro-tube : le micro-tube A, métallisé Al-0,5%_wCu et inséré dans un plot d'Al-0,5%_wCu.

III.3.1. Définition du modèle et hypothèses

Le modèle EF électrique est un modèle 3D intégrant toutes les couches de matériaux présentes sur les véhicules tests. En effet, étant donné la présence des pistes électriques dans ce modèle, il n'est plus possible de réaliser un modèle axisymétrique ici. Les simulations sont réalisées à l'aide d'une analyse de type « *coupled thermal-electrical* », dans laquelle on s'affranchit des paramètres thermiques. Le calcul est réalisé de manière instantanée (un seul incrément est nécessaire), considérant l'interconnexion comme immédiatement dans un régime stationnaire, puisque c'est la résistance électrique à cet instant qui est recherchée. Le calcul consiste à appliquer une différence de potentiel de part et d'autre de l'interconnexion, ce qui induit un courant à travers celle-ci et simule son état en service.

III.3.1.1. Géométrie




Figure III-7 - Géométrie, dimensions et matériaux du modèle EF électrique d'une interconnexion composée d'un micro-tube oxyde métallisé Al-0,5%Cu et d'un plot d'Al-0,5%Cu

La géométrie de l'interconnexion est au plus proche des dimensions réelles. Comme précédemment, le plot d'accueil est considéré d'une hauteur de 3,5 µm et d'un diamètre de 6,5 µm. Les pistes électriques sont aussi modélisées de telle sorte que la simulation représente réellement ce qui est mesuré expérimentalement à l'aide des daisy chains. La Figure III-7

présente les dimensions et les matériaux des différentes couches modélisées. Les propriétés électriques utilisées pour chaque matériau ont été présentées au chapitre II.

III.3.1.2. Maillage

Le modèle est maillé avec des tétraèdres 3D quadratiques à 10 nœuds de type DC3D10E, comme illustré à la Figure III-8. Chaque instance est maillée de sorte qu'il y ait au minimum deux éléments dans l'épaisseur, notamment pour les couches les plus fines. Une étude de convergence a été menée pour optimiser le maillage. Cependant, il est parfois nécessaire d'ajuster la taille des éléments d'un design à l'autre, pour ne pas générer d'éléments trop petits dans une dimension par rapport aux deux autres. Le modèle étudié ici comporte 1 651 907 éléments et 2 365 712 nœuds.




Figure III-8 - Maillage du modèle EF électrique d'une interconnexion composée d'un micro-tube oxyde métallisé Al-0,5%_wCu et d'un plot d'Al-0,5%_wCu

III.3.1.3. Conditions aux limites

Les contacts électriques entre chaque couche sont considérés comme parfaits. Pour cela, les instances représentant les couches de matériaux sont soit fusionnées en gardant les délimitations d'origine, soit des contraintes de type « *tie constraints* » sont appliquées entre les surfaces des instances en contact.

Aussi, une différence de potentiel de 4 V est appliquée de part et d'autre de l'interconnexion. Pour cela, une tension de + 2 V est définie instantanément au début du calcul sur la section de piste électrique à l'extrémité de l'interconnexion sur la puce top. De la même manière, une tension de - 2 V est définie sur la puce bottom, comme illustré à la Figure III-9.




Figure III-9 - Conditions aux limites appliquées sur le modèle EF électrique d'une interconnexion composée d'un micro-tube oxyde métallisé Al-0,5%wCu et d'un plot d'Al-0,5%wCu

III.3.2. Méthode de calcul de la résistance d'une interconnexion

La simulation réalisée à l'aide de ce modèle donne accès à la distribution de la densité de courant à travers l'interconnexion. Il est aussi possible de remonter à la résistance théorique de l'interconnexion en utilisant la loi d'Ohm locale (II-10).

III.3.2.1. Calcul analytique

Pour évaluer de manière analytique la résistance électrique d'une interconnexion, chaque couche de matériau dans laquelle le courant passe est considérée comme une résistance électrique indépendante. Cela fait ainsi de l'interconnexion un réseau de résistances reliées en série ou en parallèle. Chaque résistance R_c du réseau peut être évaluée ainsi :

$$R_c = \frac{L}{\sigma \times S} \quad (III-1)$$

avec L la longueur de la couche parcourue par le courant, S la section de la couche à travers laquelle passe le courant et σ la conductivité électrique du matériau constituant la couche. Pour remonter à la résistance de l'interconnexion, il suffit de calculer la résistance équivalente R de toutes les résistances du réseau, en fonction de leur état en série ou en parallèle :

$$\text{Résistances en série : } R = R_{c1} + R_{c2} + \dots \quad (III-2)$$

$$\text{Résistances en parallèle : } \frac{1}{R} = \frac{1}{R_{c1}} + \frac{1}{R_{c2}} + \dots \quad (III-3)$$

III.3.2.2. Calcul à l'aide du modèle EF

Dans la simulation, une différence de potentiel est appliquée de part et d'autre de l'interconnexion, ce qui induit un courant à travers celle-ci. D'après la loi d'Ohm, l'interconnexion peut donc être assimilée à une résistance, qui est en fait une somme de plusieurs résistances en série et en parallèle (différentes couches de matériaux).

Pour remonter dans un premier temps au courant, il suffit de relever la densité de courant sur une section où elle est uniforme, ce qui est le cas des sections sur lesquelles une tension est appliquée, et de la multiplier par la surface de la section. En effet, à l'échelle d'un petit élément de matière, la relation entre le courant et la densité de courant est telle que :

$$di = \vec{j} \cdot \overrightarrow{dS} \quad (III-4)$$

avec di l'intensité du courant traversant la section, $\vec{j}$ le vecteur densité de courant et $\overrightarrow{dS}$ une surface élémentaire. En divisant la différence de potentiel U par le courant ainsi calculé, on retrouve la résistance de l'interconnexion.

Dans le cas du modèle présenté ici, la tension est appliquée sur une section de piste électrique constituée de 4 couches de matériaux, analogues à 4 résistances en parallèle. Cela implique que le courant circulant à travers l'interconnexion est égal à la somme des courants passant dans chaque couche de la piste électrique, au niveau d'une section où une tension est appliquée, comme illustré à la Figure III-9. La résistance R de l'interconnexion est alors égale à :

$$R = \frac{U}{\sum_{couches} (j_c \times S_c)} \quad (III-5)$$

avec j_c la densité de courant à l'extrémité d'une couche et S_c la surface de la section de couche à l'extrémité de l'interconnexion.

III.3.2.3. Vérification de la méthode sur une géométrie simple

Pour vérifier la validité du modèle EF pour le calcul de la résistance théorique d'une interconnexion, un modèle simple de 3 couches de matériaux a été défini et est présenté à la Figure III-10 (a), avec l'ensemble des dimensions et propriétés. Ce modèle est équivalent à deux résistances en parallèle placées en série d'une troisième, comme illustré à la Figure III-10

(b). Le calcul de la résistance de manière analytique et celui réalisé à l'aide du modèle EF sont présentés dans le Tableau III-1.




Figure III-10 - Modèle simple de vérification de la validité de la méthode de calcul de la résistance électrique à l'aide d'un modèle EF : (a) modèle, (b) schéma électrique équivalent et (c) distribution de la densité de courant électrique

Calcul analytique	Calcul à l'aide du modèle EF
$R = \frac{\frac{L_1}{\sigma_1 \times S_1} \times \frac{L_2}{\sigma_2 \times S_2}}{\frac{L_1}{\sigma_1 \times S_1} + \frac{L_2}{\sigma_2 \times S_2}} + \frac{L_3}{\sigma_3 \times S_3}$	Calcul côté 1-2 :
	$R = \frac{V^+ - V^-}{j_1 \times S_1 + j_2 \times S_2}$
Résistance de l'interconnexion	Calcul côté 3 :
	$R = \frac{V^+ - V^-}{j_3 \times S_3}$
Résistance de l'interconnexion	Résistance de l'interconnexion
$R = 51,2 m\Omega$	$R = 51,8 m\Omega$

Tableau III-1 - Calcul analytique et à l'aide du modèle EF de la résistance du modèle simplifié

Une différence de 0,6 m Ω apparaît entre les deux méthodes de calcul. Celle-ci s'explique par la présence de phénomènes résistifs induits par la géométrie du modèle. En effet, on

remarque à la Figure III-10 (c) la présence de quelques éléments ayant une forte densité de courant à l'interface entre les couches 1 et 3. Les lignes de courant sont en fait déviées au niveau d'une constriction, ce qui augmente la résistance du système et n'est pas pris en compte par le calcul analytique. Le modèle reste ici simple et une différence se remarque déjà, d'où l'intérêt d'utiliser le modèle EF pour déterminer la résistance des interconnexions.

III.3.3. Comportement électrique d'une interconnexion




Figure III-11 - Distribution de la densité de courant électrique obtenue après calcul du modèle EF électrique d'une interconnexion composée d'un micro-tube oxyde métallisé Al-0,5%_wCu et d'un plot d'Al-0,5%_wCu

La distribution de la densité de courant à travers une interconnexion composée d'un micro-tube oxyde (variante A) métallisé Al-0,5%_wCu et d'un plot d'Al-0,5%_wCu, obtenue à l'aide du modèle présenté ci-dessus, est présentée à la Figure III-11. Celle-ci met en évidence le trajet emprunté par le courant lors de son passage à travers l'interconnexion. La résistance

théorique de cette interconnexion est calculée comme étant égale à 220 mΩ, à l'aide de l'équation (III-4).

III.3.3.1. Identification des phénomènes résistifs

Les phénomènes résistifs, engendrant une augmentation de la résistance électrique de l'interconnexion, peuvent être identifiés à l'aide de la distribution de la densité de courant. En effet, une zone présentant une forte densité de courant signifie que les lignes de courant sont « resserrées », ce qui se traduit par une résistance électrique plus élevée de la zone.

Dans notre cas, ce sont les parois verticales de la métallisation à l'intérieur du micro-tube qui présentent la plus forte densité de courant. Cela s'explique par le fait que dans cette zone, le courant doit passer à travers une très faible section (notamment à la base du micro-tube) sur une grande distance (environ 3 μm ici). D'après l'équation (III-1), la résistance électrique d'une couche d'un matériau de conductivité donnée est maximisée avec la diminution de la section traversée par le courant et avec l'augmentation de la distance parcourue par le courant dans la couche. Étant donné que diminuer la hauteur des micro-tubes n'est pas envisageable, il reste possible d'augmenter son épaisseur pour accroître la section traversée par le courant dans cette zone et de choisir des matériaux plus conducteurs pour la métallisation.

De plus, dans cette configuration d'interconnexion, le courant ne circule que dans la partie de la métallisation située à l'intérieur du micro-tube oxyde. Cela n'est pas optimal en termes de surface à travers laquelle le courant peut circuler. En effet, si la métallisation à l'extérieur du micro-tube oxyde pouvait aussi être connectée au via en Cu, cela réduirait la résistance de l'interconnexion en diminuant la densité de courant dans cette zone.

Une autre zone présente une densité de courant importante en comparaison du reste du modèle : les pistes électriques. En effet, le rétrécissement de section et le changement de direction brutal des lignes de courant engendrent des phénomènes résistifs. La résistance de chaque partie de l'interconnexion composée du via et de la piste électrique (côtés top et bottom identiques) a été évaluée par simulation à 59 mΩ. Cela représente un peu plus de 50 % de la résistance totale de l'interconnexion. Même si cette configuration n'est pas parfaitement représentative d'une interconnexion en service, il s'agit de la configuration

étudiée expérimentalement et toutes les simulations par la suite seront étudiées en incluant les pistes électriques pour comparer les différents designs entre eux.

III.3.3.2. Évolution de la résistance en fonction de la profondeur d'insertion

Le modèle présenté a été simulé en mettant simplement en contact la partie inférieure du plot avec la partie supérieure du micro-tube oxyde. Dans la réalité, le micro-tube oxyde est inséré dans le plot à une profondeur plus ou moins importante. Des simulations ont donc été menées pour différentes profondeurs d'insertion, jusqu'à insertion totale afin de mettre en contact le plot et la paroi horizontale de la métallisation au fond du micro-tube oxyde. Pour simplifier la modélisation, une partie du plot de la forme de l'empreinte du micro-tube oxyde est retirée et le micro-tube et le plot sont mis en contact, en considérant un contact parfait sur toute la surface de contact, comme illustré à la Figure III-12 (a). Les déformations subies par le plot et la métallisation ne sont donc pas prises en compte dans le modèle.




Figure III-12 - Interconnexion composée d'un micro-tube oxyde métallisé Al-0,5%_wCu et d'un plot d'Al-0,5%_wCu :
 (a) distribution de la densité de courant pour 3 profondeurs d'insertion (état initial, 1,5 μm et insertion totale) et
 (b) évolution de la résistance en fonction de la profondeur d'insertion

L'évolution de la résistance électrique de l'interconnexion étudiée dans cette partie est présentée à la Figure III-12 (b). La résistance diminue presque linéairement à mesure que la profondeur d'insertion augmente. En effet, le chemin parcouru par le courant dans la paroi verticale de la métallisation diminue, puisque le courant passe dans le plot dès que c'est possible, comme illustré à la Figure III-12 (a). La résistance électrique chute ensuite légèrement par rapport à l'évolution linéaire, pour une insertion totale. Le courant n'a donc plus à passer dans les parois verticales de la métallisation pour atteindre le plot : il dispose d'une surface plus importante et d'une faible distance avec la paroi horizontale de la métallisation. De plus, en retirant la part de la résistance due aux vias et aux pistes électriques, la résistance de l'assemblage n'est plus que de 22 mΩ.

Ces simulations à différentes profondeurs d'insertion mettent en évidence l'intérêt d'une insertion importante/maximale du micro-tube oxyde dans le plot d'accueil pour garantir le meilleur contact électrique possible. A insertion totale, la résistance est diminuée de 36 % par rapport à l'état initial.

III.4. Étude de l'impact de la modification du design des interconnexions à base de micro-tubes oxyde

Les caractéristiques mécaniques et électriques de l'assemblage attendues en service ont été décrites en détail, respectivement au paragraphe III.2 et au paragraphe III.3, en considérant un design particulier d'interconnexion. A l'aide de ces modèles, il est maintenant possible d'étudier l'influence de certains paramètres (géométrie et matériaux) sur les performances de l'interconnexion. Pour cela, des simulations mécaniques et électriques ont été menées en faisant varier le design du plot d'accueil, du micro-tube oxyde et/ou de la métallisation : l'objectif est d'optimiser l'interconnexion de telle sorte à diminuer la force d'assemblage et réduire la résistance électrique en service.

Dans le cas des simulations mécaniques, lorsque la métallisation est modifiée, c'est seulement la couche finale de 100 nm d'Al-0,5%_wCu qui varie, en termes de matériau et/ou d'épaisseur, puisque la couche équivalente de 100 nm de TiN est indispensable du point de vue de la fabrication actuelle des micro-tubes oxyde.

Dans le cas des simulations électriques, lorsque le plot d'accueil d'Al-0,5%_wCu est modifié, la partie de 3,5 µm de hauteur en Al-0,5%_wCu est remplacée par de l'In et la base du plot (en Ti/TiN/Ti) est remplacée par un UBM (tri-couche métallique avec finition Au au contact de l'In). Lorsque la métallisation est modifiée, c'est encore une fois seulement la couche finale de 100 nm d'Al-0,5%_wCu qui est impactée.

III.4.1. Design du plot d'accueil

Le design du plot d'accueil peut être transformé de 2 manières : en modifiant le matériau constitutif ou ses dimensions (diamètre et hauteur).

III.4.1.1. Modification du matériau

Influence sur la force d'assemblage




Figure III-13 - Évolution de la force nécessaire à l'insertion d'un micro-tube oxyde (variante A) métallisé dans deux types de plots d'accueil en fonction de la profondeur d'insertion : un plot d'Al-0,5%_wCu et une galette d'In (noté plot In)

La Figure III-13 présente l'évolution de la force nécessaire à l'insertion d'un micro-tube oxyde de variante A métallisé dans un plot d'Al-0,5%_wCu et dans une galette d'In, en fonction de la profondeur d'insertion. Du point de vue expérimental, la métallisation est en Au lorsque le plot est inséré dans une galette d'In et en Al-0,5%_wCu pour un plot d'Al-0,5%_wCu. Ces deux configurations ont été simulées, mais pour s'affranchir de l'influence de la métallisation, une simulation a été réalisée pour chaque type de plot d'accueil en remplaçant l'Au ou l'Al-0,5%_wCu par du TiN. Dans les deux cas, cette modification n'a pas d'impact sur la force de réaction.

Etant donné la très faible limite d'élasticité de l'In (de l'ordre de 10 MPa) par rapport à celle de l'Al-0,5%_wCu, la force nécessaire pour une insertion dans une galette d'In est bien plus faible que celle nécessaire pour une insertion dans un plot d'Al-0,5%_wCu : 431 μ N contre 7 517 μ N pour 1 μ m de profondeur d'insertion, c'est-à-dire une force environ 17 fois moindre. L'In semble donc être bien plus avantageux que l'Al-0,5%_wCu comme matériau de plot d'accueil pour limiter la force d'assemblage, d'autant plus que les contraintes générées dans le système par cette étape sont très faibles, ne dépassant pas 400 MPa à 2 μ m de profondeur d'insertion.




Figure III-14 - Évolution de la résistance électrique d'une interconnexion en fonction de la profondeur d'insertion du micro-tube oxyde dans le plot d'accueil : 2 matériaux considérés pour le plot d'accueil (Al-0,5%_wCu et In), 3 pour la métallisation (Al-0,5%_wCu, Au et Cu)

La Figure III-14 présente l'évolution de la résistance électrique en fonction de la profondeur d'insertion du micro-tube oxyde d'une interconnexion comportant soit un plot d'Al-0,5%_wCu, soit une galette d'In, dans le cas de plusieurs métallisations. En comparant deux à deux les configurations présentant la même métallisation, il est possible d'étudier uniquement l'impact du plot d'accueil sur la résistance de l'interconnexion. On se concentre ici sur les configurations métallisées Al-0,5%_wCu. L'évolution de la résistance est la même quelle que soit la nature du plot d'accueil. Cependant, la conductivité de l'In est près de trois fois plus faible que celle de l'Al-0,5%_wCu ($12,5 \Omega^{-1} \cdot \mu\text{m}^{-1}$ contre $36 \Omega^{-1} \cdot \mu\text{m}^{-1}$), ce qui accroît la résistance de la configuration « plot In ». En effet, celle-ci est de 234 mΩ à l'état initial, contre 220 mΩ pour la configuration « plot Al-0,5%_wCu », et de 163 mΩ, contre 140 mΩ, à insertion totale. Cette différence reste inférieure à 20 % dans tous les cas, loin du facteur 3 sur les conductivités électriques intrinsèques des deux matériaux. De plus, on note une variation de la résistance entre l'état initial et l'insertion totale un peu plus importante pour la configuration avec un plot d'Al-0,5%_wCu (80 mΩ au lieu de 71 mΩ).

Influence de la présence d'IMC AuIn₂ sur la résistance de l'interconnexion




Figure III-15 - Impact de la présence des IMCs AuIn₂ sur l'évolution de la résistance d'une interconnexion à base de galette d'In et d'un micro-tube métallisé Au en fonction de la profondeur d'insertion

Des IMCs AuIn₂ sont systématiquement formés par diffusion à la base de la galette d'In en consommant l'intégralité de la couche d'Au de l'UBM, quel que soit le type d'interconnexion. Lors de l'insertion d'un micro-tube, des grains d'AuIn₂ apparaissent également à l'interface entre sa métallisation Au et la galette d'In lorsqu'elles sont en contact. Pour modéliser l'impact de ces IMCs sur la résistance d'une interconnexion réalisée par

l'insertion d'un micro-tube oxyde métallisé Au dans une galette d'In, présenté à la Figure III-15, le modèle a été modifié, en remplaçant par de l' AuIn_2 la couche d'Au de l'UBM ainsi que la zone de la couche de métallisation en contact direct avec l'In, variant en fonction de la profondeur d'insertion. Pour rappel, la conductivité électrique d' AuIn_2 est de $18 \Omega^{-1} \cdot \mu\text{m}^{-1}$, ce qui est inférieur à l'Au mais supérieur à l'In. La présence d'IMCs a un très faible impact sur la résistance de l'interconnexion, l'augmentant au maximum de $9 \text{ m}\Omega$ pour $1,5 \mu\text{m}$ d'insertion. On peut donc considérer que cela n'a pas un effet significatif du point de vue de la performance électrique des interconnexions.

III.4.1.2. Modification des dimensions

Influence sur la force d'assemblage

La Figure III-16 présente l'impact des dimensions du plot d'accueil sur l'évolution de la force nécessaire à l'insertion d'un micro-tube oxyde métallisé $\text{Al-0,5\%}_w\text{Cu}$ dans un plot d' $\text{Al-0,5\%}_w\text{Cu}$. Pour cela, 3 simulations ont été réalisées, l'une modifiant la hauteur du plot d'accueil et les autres faisant varier son diamètre. Lorsque la hauteur du plot est divisée par deux, la force d'assemblage est augmentée de $1\,519 \mu\text{N}$ pour une insertion de $1 \mu\text{m}$, c'est-à-dire de 20 %. Cette augmentation s'explique par le fait que l'intégralité du plot est plus rapidement plastifiée. La rigidité du reste de la puce a donc plus rapidement un impact sur la force de réaction (Figure III-17).




Figure III-16 - Évolution de la force nécessaire à l'insertion d'un micro-tube oxyde métallisé $\text{Al-0,5\%}_w\text{Cu}$ dans un plot d' $\text{Al-0,5\%}_w\text{Cu}$ pour 4 designs de plot d'accueil (standard, diamètre divisé par 1,5 et par 2 et hauteur divisée par 2) en fonction de la profondeur d'insertion




Figure III-17 - Distribution de la déformation plastique équivalente d'interconnexions formées par l'insertion d'un micro-tube oxyde métallisé Al-0,5%Cu dans un plot d'Al-0,5%Cu pour 3 designs de plot d'accueil (standard, diamètre divisé par 2 et hauteur divisée par 2) pour une profondeur d'insertion de 1 μm

En revanche, lorsque le diamètre du plot est divisé par deux, l'impact sur la force d'assemblage est bien plus important (avec une diminution d'environ 80 %), bien que le calcul ne converge que jusqu'à 0,5 μm d'insertion et que la totalité de la surface supérieure du micro-tube oxyde métallisé ne soit pas en contact avec le plot. Pour confirmer cet impact, une configuration intermédiaire où le diamètre du plot a été divisé par 1,5 a été simulée. Dans ce cas, l'intégralité de la surface supérieure du micro-tube oxyde métallisé est en contact avec le plot. La force d'assemblage nécessaire est plus importante que dans le cas du diamètre divisé par deux, mais reste toutefois bien moindre que celle nécessaire pour un plot standard : elle est diminuée de 2 740 μN pour 1 μm de profondeur d'insertion, c'est-à-dire de 46 %. Le volume de plot à plastifier étant bien moindre que pour le plot standard et la zone du plot à l'extérieur du micro-tube oxyde nécessitant moins de force pour être déplacé latéralement, comme illustré à la Figure III-17, cette diminution s'explique aisément.

Influence sur la résistance de l'interconnexion

Dans le but d'étudier l'impact de la variation des dimensions du plot d'accueil sur la résistance électrique de l'interconnexion, deux modèles ont été simulés : l'un présentant un plot d'accueil à la hauteur divisée par deux et l'autre au diamètre divisé par deux. La distribution de courant à l'état initial dans ces interconnexions est comparée à la configuration standard, à la Figure III-18 (a), et l'évolution de la résistance électrique en fonction de la

profondeur d'insertion du micro-tube oxyde dans le plot d'accueil, à la Figure III-18 (b). Lorsque la hauteur du plot est divisée par deux, la résistance électrique de l'interconnexion diminue très légèrement (de 2 mΩ à l'état initial à 4 mΩ à 1,5 μm d'insertion). La distance parcourue par le courant dans le plot d'accueil est en effet moindre (divisée par deux), ce qui diminue la résistance électrique. Cela reste néanmoins minime et ne présente pas un gain majeur, dans le sens où il est impossible de réaliser une insertion totale avec cette hauteur de plot d'accueil. Lorsque le diamètre du plot d'accueil est divisé par deux, la résistance électrique de l'interconnexion augmente (au maximum de 11 mΩ à l'état initial). En effet, la section de passage du courant est limitée. Le volume dans lequel la densité de courant est non nulle dans la configuration standard est plus important que le volume du plot au diamètre divisé par deux, ce qui augmente la densité de courant, comme illustré à la Figure III-18 (a). Il n'est donc pas intéressant du point de vue électrique de réduire le diamètre du plot d'accueil.




Figure III-18 - Interconnexion composée d'un micro-tube oxyde métallisé Al-0,5%_wCu et d'un plot d'Al-0,5%_wCu pour 3 designs de plot d'accueil (standard, hauteur divisée par deux et diamètre divisé par deux) : (a) distribution de la densité de courant pour les 3 configurations à l'état initial et (b) évolution de la résistance en fonction de la profondeur d'insertion pour les 3 configurations

III.4.1.3. Conclusion sur l'optimisation du design du plot

Il est possible de diviser par 17 la force à appliquer en utilisant un plot d'accueil en In plutôt qu'en Al-0,5%_wCu, tout en générant très peu de contraintes dans les différentes couches. Du point de vue électrique, néanmoins, l'In est un moins bon conducteur que l'Al-0,5%_wCu, ce qui accroît la résistance de l'interconnexion. Ainsi, dans le cas d'une utilisation ne nécessitant pas l'assemblage d'un grand nombre d'interconnexions et/ou exigeant une résistance électrique la plus faible possible, les plots d'Al-0,5%_wCu seront plus adaptés, alors que pour l'assemblage de grands formats constitués de matériaux fragiles on préférera les galettes d'In.

La modification des dimensions du plot d'accueil ne présente pas d'intérêt pour optimiser la résistance des interconnexions. Du point de vue mécanique, en revanche, l'augmentation de la hauteur et surtout la diminution du diamètre du plot permettent de diminuer la force d'assemblage. Une forme de plot la plus haute et la moins large possible (tout en restant plus large que le diamètre intérieur du micro-tube oxyde) pourra donc être envisagée afin d'augmenter les formats de composants pouvant être assemblés avec des interconnexions à base de plots d'Al-0,5%_wCu.

III.4.2. Design du micro-tube oxyde

Du point de vue du design du micro-tube oxyde, seules ses dimensions ont été modifiées en jouant sur l'épaisseur des parois et le diamètre intérieur, étant donné que le procédé de fabrication actuel est adapté uniquement à une âme en SiO₂.

III.4.2.1. Modification des dimensions du micro-tube oxyde

Influence sur la force d'assemblage

Afin de mettre en évidence l'impact de la modification des dimensions du micro-tube oxyde, trois simulations ont été menées en modifiant seulement l'épaisseur du micro-tube oxyde initial pour l'une, uniquement le diamètre intérieur du micro-tube oxyde pour une autre, et l'épaisseur et le diamètre intérieur pour la dernière. L'évolution de la force de réaction pour ces différents designs en fonction de la profondeur d'insertion du micro-tube oxyde dans le plot d'accueil est présentée à la Figure III-19.




Figure III-19 - Évolution de la force nécessaire à l'insertion d'un micro-tube oxyde métallisé Al-0,5%Cu dans un plot d'Al-0,5%Cu pour 4 designs de micro-tubes oxyde (variante A ; épaisseur de paroi + 300 nm ; diamètre intérieur + 600 nm ; épaisseur de paroi + 300 nm et diamètre intérieur + 600 nm) en fonction de la profondeur d'insertion

Lorsque l'épaisseur du micro-tube oxyde augmente de 300 nm, cela engendre une augmentation de la surface supérieure de la métallisation en contact avec le plot de 54 % par rapport à la configuration initiale. Cette modification de design provoque logiquement une hausse de la force nécessaire à l'insertion. En effet, pour une insertion de 1 μm de profondeur, elle est augmentée de 1 793 μN, soit d'environ 24 %.

Lorsque le diamètre intérieur augmente de 600 nm, la surface de contact est augmentée de 15 % par rapport à la configuration de référence. Cette fois, la hausse de force nécessaire à l'insertion est très faible : 453 μN, soit environ 5 %.

Enfin, lorsqu'on augmente à la fois l'épaisseur du micro-tube oxyde de 300 nm et le diamètre intérieur de 600 nm, cela engendre une augmentation de la surface supérieure de la métallisation en contact avec le plot de 76 % par rapport à la configuration initiale. Là encore, la force augmente nettement par rapport à la configuration de même diamètre intérieur (20 %), mais que très légèrement face à la configuration de même épaisseur de paroi (3 %). Bien que la surface de contact entre les deux parties de l'interconnexion soit plus importante, le micro-tube oxyde est en effet plus proche du bord du plot d'accueil. Dans ce cas, une proportion plus faible du plot est impactée et déformée plastiquement, comme illustré à la Figure III-20. Le volume de matière à « pousser latéralement » étant moins important dans cette configuration, cela limite la force nécessaire à l'insertion.




Figure III-20 - Distribution de la déformation plastique équivalente dans une interconnexion formée par l'insertion d'un micro-tube oxyde métallisé Al-0,5%_wCu dans un plot d'Al-0,5%_wCu pour 4 designs de micro-tubes oxyde (variante A ; épaisseur de paroi + 300 nm ; diamètre intérieur + 600 nm ; épaisseur de paroi + 300 nm et diamètre intérieur + 600 nm) à une profondeur d'insertion de 1,5 μ m

Influence sur la résistance électrique de l'interconnexion

Afin d'étudier l'impact de la variation du design du micro-tube oxyde sur la résistance électrique, 2 simulations ont été réalisées : une première augmentant l'épaisseur de la paroi du micro-tube de 300 nm et l'autre avec une variation supplémentaire de 600 nm du diamètre intérieur. La distribution de la densité de courant à l'état initial est comparée à la configuration ayant une variante A de micro-tube oxyde à la Figure III-21 (a). L'évolution de la résistance des interconnexions en fonction de la profondeur d'insertion est présentée à la Figure III-21 (b).

L'augmentation de l'épaisseur de la paroi du micro-tube oxyde n'a aucun impact sur la résistance électrique de l'interconnexion. En effet, le courant passe du plot à la métallisation dès que possible, c'est-à-dire au niveau de la paroi verticale de la métallisation. La surface de contact horizontale entre la métallisation et le plot n'a donc aucun impact sur la résistance. L'augmentation du diamètre intérieur du micro-tube oxyde engendre de son côté une diminution de la résistance, de 15 m Ω à l'état initial et de 5 m Ω à insertion totale. Dans ce cas, la section de la paroi verticale de la métallisation par laquelle passe le courant est augmentée. Cela entraîne une diminution de la résistance puisque le courant dispose d'une plus grande surface pour rejoindre le plot d'accueil depuis la puce bottom. Cependant, cette diminution de la résistance est moins importante avec l'augmentation de la profondeur d'insertion, puisque la distance parcourue par le courant dans la paroi verticale de la métallisation se

réduit. A insertion totale, la surface de la paroi horizontale de la métallisation est plus importante que pour la variante A, ce qui explique l'écart de résistance. De plus, dans cette configuration, la surface de la paroi horizontale de la métallisation est plus grande que celle du via, ce qui évite la constriction des lignes de courant engendrant des phénomènes résistifs. Ainsi, le diamètre intérieur du micro-tube oxyde peut être augmenté pour optimiser les performances électriques de l'interconnexion, alors que l'épaisseur de la paroi n'a aucun impact.




Figure III-21 - Interconnexion composée d'un micro-tube oxyde métallisé Al-0,5%Cu et d'un plot d'Al-0,5%Cu pour 3 designs de micro-tubes (variante A, épaisseur de paroi + 300 nm et épaisseur de paroi et diamètre intérieur + 300 nm) : (a) distribution de la densité de courant pour les 3 configurations à l'état initial et (b) évolution de la résistance en fonction de la profondeur d'insertion pour les 3 configurations

III.4.2.2. Conclusion sur l'optimisation du design du micro-tube oxyde

Les simulations menées ont mis en évidence que pour réduire la force d'assemblage, il faut minimiser l'épaisseur de la paroi du micro-tube oxyde. L'augmentation du diamètre intérieur

en revanche n'a pas forcément un effet néfaste, malgré l'augmentation de la surface de contact, car cela est compensé par le volume moindre de plot à déplacer latéralement pour réaliser l'insertion.

Du point de vue électrique, la variation de l'épaisseur de la paroi n'a pas d'impact sur la résistance, contrairement à celle du diamètre intérieur. En effet, l'augmentation de ce dernier minimise la résistance de l'interconnexion, en augmentant la surface de contact entre la paroi verticale interne de la métallisation et le plot d'accueil.

Ainsi, les performances mécaniques et électriques de l'interconnexion peuvent être optimisées à l'aide d'un micro-tube oxyde à la paroi la plus fine possible et dont le diamètre intérieur s'approche de celui du plot d'accueil (tout en restant inférieur).

III.4.3. Design de la métallisation

La métallisation peut être modifiée du point de vue du matériau constitutif et des dimensions, et plus précisément de son épaisseur.

III.4.3.1. Influence des dimensions

Influence sur la force d'assemblage

Seul l'impact de la modification de l'épaisseur de la métallisation Al-0,5%_wCu est étudié ici puisque la métallisation Au dans le cas d'une insertion dans une galette d'In ne se déforme pas et conduit simplement à l'augmentation de la surface de contact micro-tube oxyde métallisé/plot. Deux simulations modifiant le modèle mécanique ont alors été menées, divisant ou multipliant par deux l'épaisseur initiale de la métallisation (100 nm). La Figure III-22 présente l'évolution de la force d'assemblage en fonction de la profondeur d'insertion pour ces deux designs. Il est mis en évidence que l'augmentation de l'épaisseur de la métallisation conduit à une augmentation de la force d'assemblage. En effet, lorsque l'épaisseur est divisée par deux, la force est diminuée d'environ 10 % pour 1 μm d'insertion, alors que si l'épaisseur est multipliée par deux, la force est augmentée de 14 % pour 0,5 μm d'insertion. Cela s'explique par le fait qu'en augmentant l'épaisseur de la métallisation, à la fois la surface de contact et le volume de matière à comprimer, puis étirer, le long des parois verticales du

micro-tube oxyde sont plus importants. Ainsi, du point de vue mécanique, augmenter l'épaisseur de la métallisation conduit à l'accroissement de la force d'assemblage.




Figure III-22 - Évolution de la force nécessaire à l'insertion d'un micro-tube oxyde métallisé Al-0,5%_wCu dans un plot d'Al-0,5%_wCu pour différentes épaisseurs de métallisation (100 nm, 200 nm et 50 nm) en fonction de la profondeur d'insertion

Influence de l'épaisseur de la métallisation sur la résistance électrique de l'interconnexion

Dans le but d'étudier l'impact de la variation de l'épaisseur de la métallisation sur la résistance de l'interconnexion, 4 simulations ont été réalisées en modifiant l'épaisseur de la métallisation : soit sur les parois verticales, soit sur les parois horizontales (épaisseur divisée/multipliée par deux). Dans le cas de la modification de l'épaisseur des parois horizontales, les parois verticales restent d'une épaisseur de 100 nm. L'évolution de la résistance en fonction de la profondeur d'insertion est présentée à la Figure III-23 (a) et comparée à celle d'une métallisation uniforme de 100 nm d'épaisseur. La résistance ne varie au maximum que de 3 mΩ à l'état initial, pour une épaisseur divisée par deux. A insertion totale, la résistance est la même quelle que soit l'épaisseur de la métallisation sur les parois horizontales.

Dans le cas de la modification de l'épaisseur des parois verticales, les parois horizontales demeurent d'une épaisseur de 100 nm. L'évolution de la résistance en fonction de la profondeur d'insertion est présentée à la Figure III-23 (b) et comparée à celle d'une métallisation uniforme de 100 nm d'épaisseur. Cette fois, la résistance varie fortement à l'état initial, avec une augmentation de 65 mΩ en passant de 100 nm à 50 nm d'épaisseur et une

diminution de 39 mΩ en passant de 100 nm à 200 nm d'épaisseur. Ces écarts tendent à diminuer au fur et à mesure que l'insertion augmente. A insertion totale, toutes les configurations présentent la même résistance quelle que soit l'épaisseur de la métallisation sur ses parois verticales. Cette diminution de la résistance de l'interconnexion avec l'augmentation de l'épaisseur des parois verticales des interconnexions s'explique par l'augmentation engendrée de la section de métallisation à travers laquelle le courant peut passer. Ainsi, si l'insertion n'est pas totale, l'épaisseur de la métallisation sur les parois verticales du micro-tube oxyde peut être augmentée afin d'optimiser grandement la résistance de l'interconnexion.




Figure III-23 - Évolution de la résistance d'une interconnexion en fonction de la profondeur d'insertion d'un micro-tube oxyde métallisé Al-0,5%Cu dans un plot d'accueil en Al-0,5%Cu pour différentes épaisseurs de métallisation : (a) épaisseur de la paroi horizontale : 100 nm, 200 nm et 50 nm (paroi verticale de 100 nm) et (b) épaisseur de la paroi verticale : 100 nm, 200 nm et 50 nm (paroi horizontale de 100 nm)

III.4.3.2. Influence du matériau

L'influence du matériau a été étudiée du point de vue électrique uniquement.

Influence de la conductivité électrique du matériau de la métallisation sur la résistance de l'interconnexion




Figure III-24 - Interconnexion composée d'un plot d'Al-0,5%Cu et d'un micro-tube métallisé pour 3 métallisations de conductivité électrique différente ($0,001$; 1 et $100 \Omega^{-1} \cdot \mu m^{-1}$) : (a) distribution de la densité de courant pour chaque configuration à l'état initial et à insertion totale et (b) évolution de la résistance en fonction de la profondeur d'insertion pour les 3 configurations

Pour étudier l'impact de la conductivité de la métallisation (seulement la couche finale de 100 nm), le modèle présenté au paragraphe III.3.1 a été simulé dans 3 configurations différentes en modifiant la conductivité du matériau de cette couche, l'assignant à $0,001$, 1 et $100 \Omega^{-1} \cdot \mu m^{-1}$ (valeurs extrêmes permettant d'accentuer l'impact de la conductivité électrique

intrinsèque de la métallisation). Pour rappel, les conductivités de $0,001$ et $1 \Omega^{-1}.\mu\text{m}^{-1}$ sont inférieures à celles du Ti, du TiN et de l'Al-0,5%_wCu, alors que celle de $100 \Omega^{-1}.\mu\text{m}^{-1}$ est supérieure. La Figure III-24 (a) présente la distribution de la densité de courant à l'état initial et à insertion complète et la Figure III-24(b) présente l'évolution de la résistance de l'interconnexion pour les 3 configurations en fonction de la profondeur d'insertion. La configuration avec une conductivité de $0,001 \Omega^{-1}.\mu\text{m}^{-1}$ montre que la couche finale de métallisation joue un rôle important sur la résistance de l'interconnexion. La résistance électrique dans cette configuration reste largement supérieure à 1Ω quelle que soit la profondeur d'insertion, bien qu'elle diminue énormément. En effet, si la couche finale de métallisation est trop résistive, alors il est très difficile pour le courant de traverser l'interconnexion, comme le montre la distribution de gauche à la Figure III-24 (a).

Lorsque la conductivité de cette couche est de l'ordre de grandeur des métaux bons conducteurs (supérieure à $1 \Omega^{-1}.\mu\text{m}^{-1}$), alors la résistance de l'interconnexion reste inférieure à 1Ω quelle que soit la profondeur d'insertion. Dans ce cas, ce n'est plus la résistivité du matériau de cette couche qui limite les performances électriques de l'interconnexion. Dans la configuration à $100 \Omega^{-1}.\mu\text{m}^{-1}$, pour une insertion totale, la différence de résistance entre les deux configurations n'est que de $20 \text{ m}\Omega$: elle s'explique par le fait que le courant passe préférentiellement dans la métallisation qui est plus conductrice que le plot.

Cas de matériaux traditionnels en microélectronique

Des simulations ont également été menées en faisant varier le matériau de la métallisation parmi les matériaux traditionnels de la microélectronique : le Cu, l'Au et l'Al-0,5%_wCu, dans le cas d'interconnexions à base de plots d'Al-0,5%_wCu et de galettes d'In. Les résultats sont présentés à la Figure III-14 et mettent en évidence, pour chaque type de plot d'accueil, la différence de performance électrique en fonction du matériau de la métallisation. Pour chaque type de plot d'accueil, la métallisation présentant les meilleures performances se trouve être celle en Cu. Cependant, bien qu'en théorie la conduction électrique soit meilleure, il se peut que du point de vue expérimental un contact entre ces combinaisons plot d'accueil/métallisation ne soit pas fiable en service. Il a déjà été montré en particulier que la combinaison Al-0,5%_wCu/Au engendre en vieillissant la création d'IMCs néfastes pour la fiabilité des composants, à l'inverse de la combinaison In/Au qui crée des IMCs qui améliorent l'interface de contact et ont une meilleure conductivité électrique que l'In.

Comme exposé précédemment, la Figure III-14 met également en évidence que plus l'insertion est importante, et notamment quand elle est totale, moins la modification du matériau de la métallisation a d'impact sur la résistance de l'interconnexion.

Enfin, moins le matériau de la métallisation est résistif, moins la profondeur d'insertion a un impact sur la résistance de l'interconnexion. Pour les configurations avec un plot d'Al-0,5%_wCu, les configurations avec une métallisation de Cu et d'Al-0,5%_wCu présentent respectivement une différence de 48 mΩ et de 80 mΩ entre l'état initial et l'insertion totale. Cela s'explique par la conductivité plus élevée du Cu que celle du plot d'accueil.

III.4.3.3. Conclusion sur l'optimisation du design de la métallisation

Du point de vue mécanique, la force d'assemblage augmente avec l'épaisseur de la métallisation. Il faut donc chercher à avoir la plus fine couche de métallisation possible pour maximiser le format des composants pouvant être hybridés.

Du point de vue électrique, l'augmentation de l'épaisseur de la métallisation sur la paroi verticale du micro-tube oxyde permet d'améliorer fortement les performances de l'interconnexion.

Aussi, un matériau meilleur conducteur électrique que l'Al-0,5%_wCu et l'In disponible en fonderie, comme le Cu par exemple, pourrait être adapté pour améliorer la conductivité électrique des interconnexions.

Ainsi, pour améliorer à la fois les performances électriques et mécaniques des interconnexions, on préférera une épaisseur de métallisation relativement faible (autour de 100 nm, puisqu'une trop forte diminution a un fort impact sur la résistance électrique) d'un matériau très bon conducteur pour limiter la force d'assemblage tout en assurant une bonne conductivité électrique.

III.4.4. Impact du désalignement

L'impact du désalignement de la puce top et de la puce bottom lors de l'insertion a seulement été étudié du point de vue électrique. Du point de vue mécanique, le développement d'un modèle 3D serait nécessaire.

Le modèle d'une interconnexion constituée d'une galette d'In et d'un micro-tube oxyde métallisé Au (pour rappel au pas de 10 μm) a été utilisé pour mettre en évidence l'impact du

désalignement sur la résistance de l'interconnexion. Quatre configurations ont été modélisées et sont présentées à la Figure III-25. Elles simulent un désalignement de la puce top par rapport à la puce bottom de : 1 μm en x, 2 μm en x, 1 μm en x et en y, et enfin 2 μm en x et en y. On notera que, malgré le désalignement, les configurations désalignées de 1 μm en x et 1 μm en x et en y ont l'intégralité de la surface supérieure du micro-tube qui reste en contact avec le plot, contrairement aux deux autres.




Figure III-25 - Les 4 configurations de désalignement simulées pour une interconnexion à base d'un micro-tube oxyde métallisé Au et d'une galette d'In

L'évolution de la résistance des 4 configurations en fonction de la profondeur d'insertion est présentée à la Figure III-26 et comparée à une configuration parfaitement alignée. Pour un désalignement de 1 μm en x ou 1 μm en x et en y, la résistance de l'interconnexion n'augmente que très faiblement tant que l'insertion n'est pas totale (3 m Ω au maximum). Pour un désalignement de 2 μm en x, la résistance de l'interconnexion augmente de 11 m Ω à l'état initial par rapport à la configuration parfaitement alignée. Cet écart diminue au fur et à mesure de l'insertion, tant que celle-ci n'est pas totale. Pour un désalignement de 2 μm en x et y, la résistance de l'interconnexion est supérieure de 21 m Ω à celle de l'interconnexion bien alignée à l'état initial. A insertion totale, les configurations désalignées en x et en y présentent une résistance plus élevée que les configurations désalignées uniquement en x.




Figure III-26 - Évolution de la résistance d'une interconnexion en fonction de la profondeur d'insertion d'un micro-tube oxyde métallisé Au dans un plot d'accueil en In pour 4 configurations de désalignement de la puce top par rapport à la puce bottom

III.5. Simulations des designs expérimentaux

III.5.1. Modèles simulant l'assemblage des véhicules tests

Les modèles définis précédemment permettaient l'étude de l'impact de la variation de différents paramètres dans le but d'optimiser le contact mécanique et électrique d'interconnexions, formées par l'insertion d'un micro-tube oxyde métallisé dans un plot d'accueil. Cependant, les dimensions des différentes parties des interconnexions fabriquées sur les véhicules tests présentés au chapitre II, varient légèrement par rapport à ces modèles.

Des simulations ont donc été réalisées pour évaluer le comportement mécanique des véhicules tests et les comparer aux résultats expérimentaux, dans le cas des assemblages : micro-tubes oxyde variante A, B, C et D métallisés Au/galettes d'In et micro-tubes oxyde variante A, B, C et D métallisés Al-0,5%_wCu/plots d'Al-0,5%_wCu. Pour le comportement électrique, seule la variante A a été simulée pour chaque type de plots d'accueil (le même comportement étant attendu pour les variantes B et C qui ont le même diamètre intérieur, et la variante D étant censée avoir une résistance plus faible). Les modèles mécaniques et électriques, présentés respectivement aux paragraphes III.2.1 et III.3.1, sont modifiés en prenant en compte les dimensions des plots d'accueils (diamètre et hauteur), des micro-tubes

oxydes (diamètre intérieur et épaisseur) et de la métallisation (épaisseur de la couche finale d'Al-0,5%_wCu) présentées au chapitre II.

III.5.2. Résultats numériques validés expérimentalement

Ces simulations donnent ainsi accès à l'évolution de la force d'assemblage d'une interconnexion en fonction de la profondeur d'insertion, qui est présentée à la Figure III-27, pour les différentes variantes de véhicules tests. Ces résultats numériques seront comparés aux résultats expérimentaux et, s'ils concordent, permettront la validation de la pertinence des modèles présentés dans ce chapitre et des conclusions qui en sont tirées.




Figure III-27 -Évolution de la force de réaction en fonction de la profondeur d'insertion d'une interconnexion pour les véhicules tests expérimentaux à base de variantes A, B, C et D de micro-tubes oxyde : (a) métallisés Al-0,5%_wCu hybridés dans des plots d'Al-0,5%_wCu et (b) métallisés Au et hybridés dans des galettes d'In

De la même manière, l'évolution de la résistance électrique d'une interconnexion en fonction de la profondeur d'insertion pour deux variantes de véhicules tests est présentée à la Figure III-28 et permettra la comparaison numérique/expérimental au chapitre IV.




Figure III-28 - Évolution de la résistance électrique d'une interconnexion en fonction de la profondeur d'insertion pour une interconnexion à base d'un micro-tube oxyde variante A métallisé Al-0,5%wCu hybridé dans un plot d'Al-0,5%wCu et d'un micro-tube oxyde variante A métallisé Au hybridé dans une galette d'In

III.6. Conclusion

Ce chapitre présente une étude numérique de l'optimisation du design d'interconnexions réalisées par insertion de micro-tubes oxyde à température ambiante dans des plots d'accueil ductiles. Pour cela, deux modèles EF d'une interconnexion au pas de 10 μm, l'un mécanique et l'autre électrique, ont été développés pour simuler respectivement l'assemblage d'une interconnexion et sa conduction électrique en service. Ils permettent d'avoir accès à deux grandeurs caractéristiques : la force d'assemblage et la résistance d'une interconnexion en service.

En faisant varier différents paramètres de design sur ces modèles, c'est-à-dire en jouant sur les dimensions et les matériaux du plot d'accueil, du micro-tube oxyde, et de la métallisation, il est possible de mettre en évidence des optimisations de design engendrant une diminution des grandeurs caractéristiques. En effet, en fonction des applications visées (micro-écrans, imagerie IR, quantique, puissance, etc.), il peut être intéressant de minimiser

l'une ou l'autre de ces grandeurs, pour augmenter les performances et la fiabilité des composants.

Du point de vue mécanique, les paramètres ayant été identifiés comme pouvant avoir une forte influence pour réduire la force d'assemblage sont :

- L'augmentation de la hauteur des plots d'accueil ;
- La diminution du diamètre des plots d'accueil ;
- L'utilisation d'In comme matériau constitutif des plots d'accueil ;
- La minimisation de l'épaisseur de la paroi des micro-tubes oxyde ;
- La minimisation de l'épaisseur de la couche de métallisation.

Du point de vue électrique, les paramètres réduisant fortement la résistance de l'interconnexion en service sont :

- L'augmentation de la profondeur d'insertion ;
- L'augmentation de l'épaisseur de la métallisation sur les parois verticales du micro-tube oxyde ;
- Le choix des matériaux de la combinaison métallisation/plots d'accueil ;
- L'augmentation du diamètre intérieur des micro-tubes oxyde

D'autre part, il a été mis en évidence que la formation d'IMCs AuIn_2 , dans les interconnexions à base d'Au/In, augmentait très légèrement la résistance électrique des interconnexions.

Enfin l'impact sur la résistance électrique du désalignement, pouvant survenir lors de l'assemblage, a aussi été étudié. Il a été mis en évidence qu'un désalignement inférieur ou égal à $1\text{ }\mu\text{m}$ avait peu d'impact sur la résistance des interconnexions, tant que l'insertion n'était pas totale.

Dans une dernière partie, le comportement des véhicules tests expérimentaux, lors de l'assemblage et en service, a été simulé afin d'être comparé aux résultats expérimentaux. Du point de vue électrique, une résistance électrique minimale du même ordre de grandeur est attendue pour les variantes A, B et C, quelle que soit la nature du plot d'accueil (autour de $220\text{ m}\Omega$ pour $1\text{ }\mu\text{m}$ de profondeur d'insertion dans le cas des interconnexions à base de plots d' $\text{Al-0,5}\%\text{wCu}$ et $440\text{ m}\Omega$ dans le cas de celles à base de galettes d'In). La variante D des véhicules test devrait, quant à elle, présenter une résistance électrique plus faible, pour une profondeur d'insertion équivalente. Du point de vue mécanique, une force 20 fois plus faible

est attendue pour assembler les véhicules tests à base de galettes d'In, par rapport à ceux comportant des plots d'Al-0,5%_wCu. Ensuite la variante A devrait nécessiter le moins de force pour être insérée (8 615 µN pour 1 µm dans un plot d'Al-0,5%_wCu et 432 µN pour 1 µm dans une galette d'In), et dans le cas de plots d'Al-0,5%_wCu : la variante B 30 % supplémentaires (25 % dans le cas de galettes d'In), la variante C 67 % supplémentaires (50 % dans le cas de galettes d'In) et la variante D 30 % supplémentaires (30 % aussi dans le cas des galettes d'In).

Chapitre IV - Étude expérimentale de l'assemblage réalisé par insertion à température ambiante de micro-tubes oxyde

Table des matières

IV. 1. Introduction	127
IV. 2. Caractérisation du contact mécanique.....	127
IV. 2. 1. Force d'assemblage et profondeur d'insertion	127
IV. 2. 2. Véhicules tests à base de plots d'Al-0,5% _w Cu	128
IV. 2. 3. Véhicules tests à base de galettes d'In	135
IV. 2. 4. Problématique liée au désalignement.....	140
IV. 3. Caractérisation du contact électrique	142
IV. 3. 1. Résistance d'une interconnexion et rendement	142
IV. 3. 2. Véhicules tests à base de plots d'Al-0,5% _w Cu	143
IV. 3. 3. Véhicules tests à base de galettes d'In	148
IV. 3. 4. Gamme de fonctionnement	152
IV. 3. 5. Amélioration de la résistance d'une interconnexion.....	153
IV. 4. Conclusion	155

IV.1. Introduction

Une étude expérimentale a été menée en parallèle des simulations numériques pour mettre en évidence le contact mécanique et électrique réalisé par insertion à température ambiante de micro-tubes oxyde métallisés dans deux variantes de plots d'accueil : les plots d'Al-0,5%_wCu et les galettes d'In. Les véhicules tests présentés au chapitre II ont ainsi été entièrement assemblés, au CEA Leti et avec l'aide de SET (pour limiter au mieux les problématiques de désalignement), afin de permettre d'une part de conforter les modèles établis au chapitre III, puis de vérifier que certaines modifications de designs proposées donnent bien les résultats attendus. L'étude expérimentale mécanique consiste à caractériser la morphologie des interconnexions et leur insertion pour différentes forces d'assemblage appliquées. Pour cela, des cross-sections sont préparées par polissage ionique et des observations sont réalisées au MEB. L'étude électrique consiste quant à elle à déterminer la résistance électrique des interconnexions et à étudier leurs performances. Pour ce faire, des mesures sous pointes des véhicules tests hybridés sont réalisées, à l'aide des motifs de tests présents sur les composants.

IV.2. Caractérisation du contact mécanique

Les véhicules tests, réalisés à l'aide de la FC300 de SET selon le protocole présenté au chapitre II, ont été assemblés à différentes forces maximales dans le but de mettre en évidence l'évolution de la force nécessaire à l'insertion des micro-tubes oxyde métallisés dans les plots d'accueil, pour des designs d'interconnexion variés.

IV.2.1. Force d'assemblage et profondeur d'insertion

Mesure de la profondeur d'insertion

La force d'assemblage correspond à la force maximale appliquée lors de l'hybridation du véhicule test. Pour caractériser la profondeur d'insertion des micro-tubes oxydes dans les plots d'accueil, il est nécessaire d'accéder à la zone d'interconnexions. Pour cela, des cross-sections des composants hybridés sont effectuées. En effet, l'underfill appliqué à la suite de l'assemblage fige les interconnexions dans l'état obtenu. Les étapes de préparation d'échantillon (découpe et polissage ionique) n'impactent donc pas les interconnexions. Il est

alors possible d'obtenir la morphologie de celles-ci et la profondeur d'insertion. Pour cette dernière, la méthode d'obtention consiste à mesurer le gap entre la puce top et la puce bottom, directement lors des observations au MEB. Cette valeur est ensuite retirée à la somme des hauteurs du micro-tube oxyde et du plot d'accueil (qui diffère en fonction du type de plot d'accueil). Au vu des très faibles dimensions de la profondeur d'insertion (de quelques centaines de nanomètres à quelques microns), il est en effet complexe d'obtenir des mesures précises de cette grandeur à l'aide de systèmes de mesure macroscopiques.

En plus de pouvoir quantifier la profondeur d'insertion, les observations au MEB des cross-sections permettent de vérifier l'alignement de la puce top par rapport à la puce bottom. Seuls les composants présentant un désalignement inférieur à $0,5\ \mu\text{m}$ ont été utilisés pour relier la force d'assemblage à la profondeur d'insertion, en fonction du design de l'interconnexion. On s'intéressera d'abord aux véhicules tests à base de plots d'Al-0,5%_wCu, puis à ceux à base de galettes d'In.

IV.2.2. Véhicules tests à base de plots d'Al-0,5%_wCu

Les simulations numériques ont mis en évidence que la force nécessaire à l'assemblage de véhicules tests à base de plots d'Al-0,5%_wCu était de l'ordre de $10\ 000\ \mu\text{N}$ /interconnexion. C'est pourquoi les véhicules tests ont été assemblés à des forces comprises entre $6\ 800$ et $15\ 500\ \mu\text{N}$ /interconnexion, afin de valider les prédictions du modèle mécanique et certaines modifications de design.

IV.2.2.1. Morphologie de l'interconnexion

L'observation au MEB de la cross-section d'une l'interconnexion créée par l'insertion d'un micro-tube oxyde de variante B métallisé Al-0,5%_wCu dans un plot d'Al-0,5%_wCu est présentée à la Figure IV-1 (a). Celle-ci met en évidence la déformation subie par le plot d'accueil et la métallisation durant l'insertion. Pour ce qui est du plot, une partie de la matière a été poussée à l'intérieur du micro-tube oxyde et l'autre partie a été déplacée latéralement, décalant les parois du plot et l'élargissant. En effet, le plot possède ici un diamètre apparent de $8\ \mu\text{m}$, contre $7\ \mu\text{m}$ à l'état initial. Le volume déplacé à l'extérieur ne permet pas de créer un contact entre la métallisation sur la paroi externe du micro-tube oxyde et le plot. Toutefois, étant donné que le courant électrique circule uniquement dans la métallisation sur la paroi

intérieure, cela n'est pas néfaste du point de vue électrique. Aussi, au pas de 10 μm , l'écart entre les plots est normalement de 3 μm : avec l'élargissement des plots, il est réduit à 2 μm , ce qui ne risque pas d'occasionner de court-circuit entre les interconnexions. En réduisant le pas pixel, cette déformation pourrait cependant finir par devenir problématique.




Figure IV-1 - Image MEB de la cross-section d'une interconnexion formée par l'insertion d'un micro-tube oxyde de variante B métallisé Al-0,5%_wCu dans un plot d'Al-0,5%_wCu avec une force de 11 600 μN /interconnexion




Figure IV-2 - Morphologie de l'interconnexion interconnexion formée par l'insertion d'un micro-tube oxyde de variante B métallisé Al-0,5%_wCu dans un plot d'Al-0,5%_wCu obtenue par simulation numérique

Concernant la métallisation, la paroi horizontale au sommet du micro-tube oxyde est comprimée (Figure IV-1 (b)). L'interface entre la métallisation et le plot semble ici plutôt bonne et continue. Une partie est aussi tirée vers l'extérieur par le plot, le long de la paroi externe du micro-tube oxyde. Sur la partie supérieure de la paroi interne du micro-tube oxyde, la

métallisation n'est pas déformée. La couche d'oxyde ne doit donc pas être rompue et le courant doit difficilement passer vers le plot dans cette zone, ou seulement sous forme de spots, puisqu'un gap est observé à l'interface. Lorsque le diamètre du micro-tube rétrécit, la métallisation commence à se déformer, poussée par le plot vers le fond du micro-tube oxyde (comme observé à gauche de l'interconnexion sur la Figure IV-1 (a)), et des zones de contact plus importantes peuvent alors être formées.

Ces phénomènes correspondent bien à ce que la simulation numérique avait mis en évidence, comme illustré à la Figure IV-2 : la déformation de la métallisation au sommet du micro-tube oxyde, l'élargissement du plot et la présence d'un gap à l'interface métallisation/plot sur la paroi interne du micro-tube oxyde.

Dans certains cas où la profondeur d'insertion est faible, comme à la Figure IV-3, on peut remarquer la présence d'underfill au niveau de la surface horizontale de l'interface métallisation/plot, au sommet du micro-tube oxyde. En effet, la résine semble s'être infiltrée par capillarité du fait d'une mauvaise adhésion entre les deux surfaces. Cela engendre une perte de contact, potentiellement néfaste pour la conductivité électrique. Cette figure permet aussi de mettre en évidence que l'épaisseur de métallisation sur la paroi interne du micro-tube est un peu plus importante sur la partie supérieure des micro-tube oxyde variante A par rapport aux variantes B. Elle est donc déformée dès les premières centaines de nanomètres d'insertion, ce qui peut améliorer le contact électrique.




Figure IV-3 - Image MEB de la cross-section d'une interconnexion formée par l'insertion d'un micro-tube oxyde de variante A métallisé Al-0,5%_wCu dans un plot d'Al-0,5%_wCu avec une force de 7 800 µN/interconnexion

IV.2.2.2. Evolution de la profondeur d'insertion en fonction de la force d'assemblage

Maintenant que les déformations subies par les interconnexions durant l'assemblage ont été mises en évidence, on s'intéresse à l'évolution de la force nécessaire à leur assemblage. Des hybridations de véhicules tests constitués d'interconnexions à base de micro-tubes oxydes (variante B) métallisés Al-0,5%_wCu et de plots d'Al-0,5%_wCu ont été réalisées en appliquant des forces comprises entre 9 700 et 13 600 μN /interconnexion. La Figure IV-4 présente l'évolution de la force d'assemblage en fonction de la profondeur d'insertion. Elle démontre que la force nécessaire à l'assemblage d'une interconnexion correspond bien au comportement prédit par le modèle EF mécanique. Une profondeur d'insertion de 1,1 μm est atteinte en appliquant une force de 11 600 μN /interconnexion, ce qui est du même ordre de grandeur que les 11 824 μN /interconnexion simulés (écart <2%).




Figure IV-4 - Évolution de la force d'assemblage par interconnexion en fonction de la profondeur d'insertion dans le cas d'interconnexions à base de micro-tubes oxyde variante B métallisés Al-0,5%_wCu hybridés dans des plots d'Al-0,5%_wCu

IV.2.2.3. Impact de la modification du design des interconnexions

Impact de la modification du diamètre intérieur du micro-tube oxyde

L'impact de la modification du diamètre intérieur du micro-tube oxyde est étudié à travers l'assemblage de véhicules tests dont les interconnexions sont à base de micro-tubes oxyde métallisés Al-0,5%_wCu de variante D. Ces composants, pour des contraintes de design, ont été

fabriqués sous forme de matrices comportant quatre fois plus d'interconnexions que les variantes A, B et C (qui en comportent 101 124). La force à appliquer pour l'hybridation des véhicules tests est donc 4 fois plus grande et, dans le cas de plots d'Al-0,5%_wCu, s'approche des limites de l'équipement de flip-chip (4000 N).




Figure IV-5 - Image MEB de la cross-section d'interconnexions formées par l'insertion de micro-tubes oxyde de variante D métallisés Al-0,5%_wCu dans des plots d'Al-0,5%_wCu avec une force de 8 700 µN/interconnexion

Les essais d'assemblage effectués pour ce design de micro-tubes oxyde, à une force de 8 700 µN/interconnexion, n'ont pas permis une forte insertion (autour de 0,3 µm). La force d'assemblage est ici 18 % plus importante que celle simulée, mais peu d'essais expérimentaux ont malheureusement pu être réalisés et une seule force d'assemblage a été testée. Il n'est par conséquent pas possible de rendre compte de l'évolution du comportement en fonction de la profondeur d'insertion.

La Figure IV-5 présente la morphologie de ces interconnexions hybridées. La largeur des micro-tubes oxyde a engendré, lors de leur fabrication, l'absence de métallisation sur la partie supérieure de leur paroi externe. Ce manque de matière n'est pas problématique électriquement, puisque le courant circule prioritairement sur la paroi interne pour rejoindre le plot. En revanche, la très faible insertion obtenue ne permet pas de créer un bon contact électrique, comme le montre la présence d'un gap à l'interface de contact entre le plot et la

métallisation. Les déformations subies par le plot correspondent à celles prédites par le modèle, avec un déplacement de matière latéral formant un bourrelet.

Impact de la modification de l'épaisseur de la paroi du micro-tube oxyde

L'impact de la modification de l'épaisseur de la paroi du micro-tube oxyde a été étudié dans le cas d'interconnexions à base de plots d'Al-0,5%_wCu, à l'aide des variantes A et C des micro-tubes oxyde métallisés Al-0,5%_wCu. Pour rappel, la première variante possède une épaisseur de paroi 300 nm plus fine que la variante B et la seconde une paroi 400 nm plus épaisse. Les variantes A et C ont, en revanche, le même diamètre intérieur que la variante B. La Figure IV-6 présente l'évolution de la force d'assemblage par interconnexion en fonction de la profondeur pour ces deux designs, comparée à leur comportement modélisé ainsi qu'à celui de la variante B. Les expérimentations valident bien le comportement prédit par les simulations numériques, à la fois pour la variante A et la variante C. La Figure IV-7 présente la morphologie des interconnexions réalisées à base de micro-tubes oxyde variante A et C, correctement alignées.




Figure IV-6 - Évolution de la force d'assemblage par interconnexion (expérimentale et simulée) en fonction de la profondeur d'insertion dans le cas d'interconnexions à base de micro-tubes oxyde variante A, B et C métallisés Al-0,5%_wCu hybridés dans des plots d'Al-0,5%_wCu

Pour les interconnexions à base de micro-tubes oxyde de variante A, à faible profondeur d'insertion (0,2 μm), la force d'assemblage est supérieure à celle prédite (d'environ 25 %). Dès que la profondeur d'insertion augmente, le modèle prédit correctement le comportement mécanique de cette variante d'interconnexion lors de l'assemblage. Pour 1 μm d'insertion, une force d'assemblage de 7 800 μN/interconnexion est nécessaire, sachant que la force

simulée est de $8\,617\ \mu\text{N}/\text{interconnexion}$. Comme pour les micro-tubes oxyde de variante B, on remarque, à la Figure IV-7 (a), la formation d'un bourrelet au niveau de la métallisation. Sur la paroi interne du micro-tube oxyde, la métallisation semble commencer à se déformer sous le plot, ce qui est favorable du point de vue de la conductivité électrique.




Figure IV-7 - Images MEB de la cross-section d'interconnexions à base de micro-tubes oxyde métallisés Al-0,5%_wCu insérés dans des plots d'Al-0,5%_wCu : (a) micro-tube oxyde variante A assemblé à une force de $7\,800\ \mu\text{N}/\text{interconnexion}$ et (b) micro-tube oxyde variante C assemblé à une force de $13\,600\ \mu\text{N}/\text{interconnexion}$

Pour les interconnexions à base de micro-tubes oxyde de variante C, seules deux forces ont été testées expérimentalement, mais les résultats confirment bien les prédictions du modèle quant à l'ordre de grandeur de la force nécessaire à l'assemblage. En effet, pour réaliser une insertion de $0,8\ \mu\text{m}$ de profondeur, une force de $13\,600\ \mu\text{N}/\text{interconnexion}$ est nécessaire, ce qui est relativement proche des $12\,618\ \mu\text{N}/\text{interconnexion}$ simulés (7 % d'écart). Au niveau de la morphologie de l'interconnexion (Figure IV-7 (b)), on n'observe plus la formation d'un bourrelet de métallisation avec ce design de micro-tube oxyde, ce qui souligne bien le fait que le plot contraint moins la métallisation dans ce cas, puisque la matière peut se déplacer latéralement (le diamètre extérieur du micro-tube oxyde s'approchant de celui du plot). La métallisation sur la paroi intérieure du micro-tube oxyde est déformée par le plot, comme précédemment, ce qui favorise la conductivité électrique.

Ainsi, les assemblages réalisés confirment les prédictions du modèle quant à l'impact de la variation de l'épaisseur de la paroi du micro-tube oxyde.

L'étude expérimentale de l'évolution de la force d'assemblage en fonction de la profondeur d'insertion et de la morphologie des interconnexions à base de plots d'Al-0,5%_wCu a donc permis de valider certains comportements simulés et a permis de mettre en évidence de nouveaux phénomènes. Une étude similaire a ensuite été menée sur les véhicules tests à base de galettes d'In.

IV.2.3. Véhicules tests à base de galettes d'In

Les véhicules tests à base de micro-tubes oxyde métallisés Au insérés dans des galettes d'In ont été assemblés à des forces comprises entre 200 et 1 200 μN /interconnexion, puisque les simulations prédisaient une force d'assemblage environ 20 fois plus faible que pour des interconnexions à base de plots d'Al-0,5%_wCu.

IV.2.3.1. Morphologie de l'interconnexion

L'observation au MEB de la cross-section d'une interconnexion créée par l'insertion d'un micro-tube oxyde de variante B métallisé Au dans une galette d'In est présentée à la Figure IV-8. Ici, seule la galette est déformée. Comme pour le plot d'Al-0,5%_wCu, on remarque que la matière est poussée à l'intérieur du micro-tube oxyde et vers l'extérieur en écartant les parois latérales de la galette, avec ici un diamètre de 7,5 μm contre 6,5 μm à l'état initial. Cela engendre ici aussi l'impossibilité de créer un contact entre la métallisation et la galette sur la paroi verticale externe du micro-tube oxyde, comme la simulation le prévoyait.

En plus d'un contact métal/métal, un phénomène physique non pris en compte par la simulation survient : l'Au réagit avec l'In, conduisant à la création et la croissance de grains d'IMCs AuIn_2 à l'interface entre la métallisation Au et de la galette d'In. Si le contact au niveau de cette interface était parfait, on pourrait s'attendre à ce que des IMCs soient formés tout du long et que l'Au en contact avec la galette soit intégralement consommé, ce qui n'est pas le cas ici : un gap est visible dans certaines zones, ce qui n'est pas idéal du point de vue du contact électrique.

La forte réactivité du système Au/In conduit également, à l'état solide, à la formation de grains d' AuIn_2 à l'interface entre l'UBM et l'In de la galette (la couche d'Au est intégralement consommée) ainsi qu'à la formation de « voids » dits de Kirkendall. Ces derniers sont présents

avant hybridation et peuvent potentiellement être néfastes du point de vue de la conduction électrique au sein de l'interconnexion, engendrant des constriction des lignes de courant.




Figure IV-8 - Image MEB de la cross-section d'une interconnexion formée par l'insertion d'un micro-tube oxyde de variante B métallisé Au dans une galette d'In avec une force de 800 μN /interconnexion

On observe enfin dans certaines interconnexions, comme celle illustrée à la Figure IV-8, la présence d'underfill qui s'est infiltré dans le micro-tube. La forme très irrégulière des galettes peut en effet engendrer une mauvaise « fermeture » du micro-tube, qui peut laisser un espace dans lequel la résine peut s'infiltrer (ici, cela ne semble pas s'être produit sur le plan de coupe observé). Il pourrait donc être intéressant d'optimiser le procédé de dépôt des galettes ou de les fabriquer via un procédé différent de l'évaporation, comme le dépôt par voie électrochimique, pour avoir des galettes plus uniformes et régulières.

La morphologie des interconnexions hybridées à base de galettes d'In ayant maintenant été étudiée, on s'intéresse ensuite à l'évolution de la force d'assemblage en fonction de la profondeur d'insertion.

IV.2.3.2. Evolution de la profondeur d'insertion en fonction de la force d'assemblage (B)

Des assemblages de véhicules tests composés de micro-tubes oxydes (variante B) métallisés Au et de galettes d'In ont été réalisés en appliquant des forces comprises entre 600 et 1 000 μN /interconnexion. La Figure IV-9 présente l'évolution de la force d'assemblage en

fonction de la profondeur d'insertion pour ce design. On observe que les résultats expérimentaux sont un peu dispersés par rapport au modèle (écart au maximum de 20 %), comparé au cas d'interconnexions à base de plots d'Al-0,5%_wCu. Cela peut s'expliquer par la forme très irrégulière des galettes d'In : la surface de contact n'est jamais la même et varie au cours de l'insertion d'une galette à l'autre, modifiant les efforts nécessaires à l'assemblage. L'évolution prédite par le modèle reste toutefois cohérente : il est donc maintenant possible de vérifier si le comportement mis en évidence par simulation pour certaines modifications de design est bien reproduit.




Figure IV-9 - Évolution de la force d'assemblage par interconnexion en fonction de la profondeur d'insertion dans le cas d'interconnexions à base de micro-tubes oxyde variante B métallisés Au hybridés dans des galettes d'In

IV.2.3.3. Impact de la modification du design des interconnexions

Impact de la modification du diamètre intérieur

La réalisation d'interconnexions à partir de micro-tubes oxyde (variante D) métallisés Au et de galettes d'In requiert expérimentalement moins de force que ce que prédisent les simulations. En effet, la forme irrégulière et « conique » des galettes engendre une forte variation de la surface de contact avec la surface supérieure des micro-tubes oxyde métallisés. Une force de 500 μN/interconnexion a ainsi été suffisante pour insérer quasi intégralement les interconnexions, comme illustré à la Figure IV-10 (l'absence d'underfill entre les puces top et bottom est inévitable pour cette variante à cause de la présence d'un cordon métallique périphérique enfermant la matrice d'interconnexions). Bien que certaines galettes soient en

contact avec la métallisation au fond des micro-tubes oxyde, la forme des galettes engendre de très faibles zones de contact entre l'In et l'Au sur les parois latérales, ce qui est limitant du point de vue du contact électrique. De plus, la métallisation est inexistante sur le sommet du micro-tube oxyde, ce qui réduit aussi les zones de contact électrique. Des galettes d'In plus uniformes (d'une forme comparable aux plots d'Al-0,5%_wCu) permettraient probablement de se rapprocher des prédictions du modèle et de créer un contact électrique plus favorable pour les interconnexions.




Figure IV-10 - Image MEB de la cross-section d'interconnexions formées par l'insertion de micro-tubes oxyde de variante D métallisés Au dans des galettes d'In avec une force de 500 µN/interconnexion

Impact de la modification de l'épaisseur de la paroi du micro-tube oxyde

L'évolution de la force nécessaire à l'assemblage (simulée et expérimentale) des variantes de micro-tubes oxyde A et C en fonction de la profondeur d'insertion est présentée à la Figure IV-11 et comparée au comportement simulé pour la variante B. Les valeurs expérimentales sont ici plus proches de celles obtenues avec les modèles. La Figure IV-12 illustre la morphologie de ces interconnexions.

Pour une interconnexion à base de micro-tubes oxyde de variante A, la force nécessaire pour réaliser une insertion de 1,3 µm de profondeur est de 400 µN/interconnexion, contre 497 µN/interconnexion prédit par le modèle. Les valeurs sont donc assez proches et l'évolution de la force expérimentale suit bien le comportement simulé.




Figure IV-11 - Évolution de la force d'assemblage par interconnexion (expérimentale et simulée) en fonction de la profondeur d'insertion dans le cas d'interconnexions à base de micro-tubes oxyde variante A, B et C métallisés Au hybridés dans des galettes d'In




Figure IV-12 - Images MEB de la cross-section d'interconnexions à base de micro-tubes oxyde métallisés Au insérés dans des galettes d'In : (a) micro-tube oxyde variante A assemblé à une force de 700 μN/interconnexion et (b) micro-tube oxyde variante C assemblé à une force de 800 μN/interconnexion

Dans le cas de micro-tubes oxyde de variante C, les valeurs expérimentales sont bien au-delà de la limite de convergence du modèle numérique. Cependant, elles semblent suivre la tendance d'évolution prédite. Pour effectuer une insertion de 1,3 μm, une force de 800 μN/interconnexion est nécessaire.

Au niveau de la morphologie des interconnexions formées avec les variantes A et C de micro-tubes oxyde, on observe les mêmes phénomènes que ceux mis en évidence avec la variante B : la formation de quelques IMCs seulement à l'interface métallisation/plot et la présence de gaps défavorable du point de vue de la conductivité électrique. Ces derniers sont d'ailleurs d'autant plus présents dans le cas de la variante C (Figure IV-12 (b)).

Ainsi, l'étude expérimentale réalisée dans le cas des interconnexions à base de galettes d'In montre que l'impact de la variation de l'épaisseur de la paroi du micro-tube oxyde est bien prédit par le modèle.

IV.2.4. Problématique liée au désalignement

Le procédé d'assemblage à faible pas pixel étudié dans cette thèse présente un inconvénient majeur : la nécessité d'une parfaite maîtrise du parallélisme et de l'alignement des composants à hybrider. C'est ce dernier point qui est particulièrement problématique, car il requiert que l'équipement d'hybridation (FC300) soit utilisé autour de sa précision limite ($0,3\ \mu\text{m}$) pour obtenir des interconnexions intègres et performantes.

L'influence du désalignement a donc été étudiée et la Figure IV-13 présente des véhicules tests à base de galettes d'In (a) et de plots d'Al-0,5%_wCu (b) assemblés, pour chacun, à la même force mais avec un désalignement initial différent (inférieur à $0,5\ \mu\text{m}$ dans un cas et de $2\ \mu\text{m}$ dans l'autre). Lorsque le désalignement initial est de $2\ \mu\text{m}$, pour chaque type de plot d'accueil, on observe une augmentation significative de la profondeur d'insertion pour une même force d'assemblage par rapport à une interconnexion présentant un désalignement maximal de $0,5\ \mu\text{m}$. Si une force trop importante est appliquée, et plus particulièrement dans le cas d'un plot en Al-0,5%_wCu, les micro-tubes oxyde peuvent également se fracturer sous l'effet du chargement, comme illustré à la Figure IV-14, ce qui peut mener à une rupture de contact électrique. Dans ce cas, la puce top peut aussi avoir tendance à glisser latéralement pendant l'insertion dans certains cas, surtout si un léger défaut de parallélisme est présent à l'origine entre les puces (cf. Figure IV-13 (b)).

Outre la perte de contact électrique, le problème majeur engendré par le désalignement est le risque de court-circuit. Celui-ci augmente puisque les plots d'accueil peuvent se retrouver en contact avec la métallisation des micro-tubes oxyde voisins. Pour le cas des interconnexions à base de plot d'Al-0,5%_wCu, aucun court-circuit n'a été mesuré même pour

des désalignements autour de 2 μm . Cependant, dans le cas d'interconnexions à base de galettes d'In, on remarque une nette augmentation du taux de courts-circuits qui varie entre 14 % et 52 % lorsque la profondeur d'insertion est importante, et notamment supérieure à 2 μm .




Figure IV-13 - Images MEB de cross-section d'interconnexions présentant l'évolution de la profondeur d'insertion en fonction du désalignement entre la puce top et la puce bottom de 4 véhicules tests dans le cas d'interconnexions : (a) à base de micro-tubes oxyde de variante A métallisés Au insérés dans des galettes d'In à une force de 700 μN /interconnexion et (b) à base de micro-tubes oxyde de variante A métallisés Al-0,5% Cu insérés dans des plots d'Al-0,5% Cu à une force de 7 800 μN /interconnexion

La présence d'un désalignement lors de la mise en contact des puces top et bottom engendre donc une perte de « reproductibilité » des interconnexions d'un composant à l'autre. Un suivi précis des dérives de l'équipement d'hybridation est ainsi requis pour réduire ce risque, même s'il a été mis en évidence que les interconnexions peuvent tolérer un certain désalignement tout en restant suffisamment performantes.

La caractérisation morphologique des interconnexions hybridées et l'étude de l'évolution de la force d'assemblage en fonction de la profondeur d'insertion ont permis de confirmer la

pertinence des modèles développés pour prédire l'impact de modifications de design sur la force d'assemblage des véhicules tests. Des phénomènes non pris en compte par les simulations ont aussi pu être identifiés (impact de la forme des galettes, IMCs, gaps, etc.).




Figure IV-14 - Image MEB de micro-tubes oxyde rompus restés insérés dans les plots d'Al-0,5%_wCu d'un assemblage déshybridé

On s'intéresse dans la partie suivante aux performances électriques des interconnexions et à l'évolution de leur résistance en fonction de la profondeur d'insertion, afin de rendre compte de l'intérêt du modèle électrique, mais aussi de ses limites.

IV.3. Caractérisation du contact électrique

Les véhicules tests assemblés à différentes forces ont été testés sous pointes afin de mettre en évidence leurs performances électriques. Les motifs de tests présents sur les composants permettent de détecter la présence de circuits ouverts et de courts-circuits, et de quantifier la résistance d'une interconnexion.

IV.3.1. Résistance d'une interconnexion et rendement

Ces grandeurs peuvent être plus ou moins uniformes au sein d'un même composant, car elles sont directement impactées par les problématiques de désalignement et de défaut de parallélisme. Dans le cas d'un alignement optimal (< 0,5 μm de désalignement), elles

permettent de caractériser les performances électriques des véhicules tests, en fonction de la profondeur d'insertion des micro-tubes oxyde dans les plots d'accueil.

IV.3.1.1. Mesure de la résistance

Pour extraire la résistance moyenne d'une interconnexion, il suffit de calculer la pente de la droite obtenue en traçant les résistances moyennes mesurées sur chaque daisy chain du composant en fonction du nombre d'interconnexions reliées. Il est aussi possible d'extraire la résistance moyenne d'une interconnexion par zone sur chaque puce hybridée : on peut ainsi déterminer les résistances minimales et maximales pouvant être atteintes.

IV.3.1.2. Rendement et court-circuit

Le rendement d'interconnexion est obtenu en quantifiant le taux d'occurrence de circuits ouverts sur un véhicule test, c'est-à-dire le taux de daisy chains présentant une résistance supérieure à 1 000 Ω . Le taux de courts-circuits est lui obtenu grâce aux « peignes ». Si une résistance inférieure à 1 000 Ω est mesurée de part et d'autre de ce type de motif, alors on considère qu'il y a la présence d'au moins un court-circuit.

Ces grandeurs ont été mesurées sur les véhicules tests hybridés à base de plots d'Al-0,5%_wCu et de galettes d'In, afin de mettre en évidence leur évolution en fonction de la profondeur d'insertion (cf. paragraphe IV.2.1).

IV.3.2. Véhicules tests à base de plots d'Al-0,5%_wCu

Les simulations électriques ont montré que les interconnexions à base de plots d'Al-0,5%_wCu peuvent atteindre une résistance de l'ordre de 200 m Ω . Des mesures expérimentales ont donc été réalisées sur les véhicules tests afin de mettre en évidence l'évolution de la résistance en fonction de la profondeur d'insertion et vérifier que l'on atteint bien des valeurs similaires.

IV.3.2.1. Évolution de la résistance en fonction de la profondeur d'insertion

La Figure IV-15 présente l'évolution de la résistance moyenne des interconnexions à base de micro-tubes oxyde (variante B) métallisés Al-0,5%_wCu insérés dans des plots d'Al-0,5%_wCu en fonction de la profondeur d'insertion, ainsi que le taux de courts-circuits et le rendement. Il apparaît que la résistance d'une interconnexion diminue linéairement avec l'augmentation

de la profondeur d'insertion en tendant vers les valeurs simulées (187 mΩ pour une profondeur d'insertion de 1,5 μm).




Figure IV-15 - Évolution de la résistance électrique minimale d'une interconnexion et des performances (CO : taux de circuits ouverts / CC : taux de courts-circuits) en fonction de la profondeur d'insertion dans le cas d'interconnexions à base de micro-tubes oxyde variante B métallisés Al-0,5%_wCu hybridés dans des plots d'Al-0,5%_wCu

Pour une faible profondeur d'insertion (inférieure à 0,5 μm), le rendement est extrêmement faible (inférieur à 20 %), empêchant même la détermination de la résistance moyenne d'une interconnexion. Plus la profondeur d'insertion augmente, plus le rendement est amélioré, mais il faut tout de même une forte insertion (supérieure à 1,2 μm) pour obtenir un rendement de 100 %. C'est d'ailleurs seulement pour une profondeur d'insertion importante que la résistance minimale d'une interconnexion tend vers les valeurs prédites par le modèle électrique. Cela peut être expliqué par la présence d'un gap observé à l'interface entre la métallisation et le plot pour de faibles insertions. Il limite les spots de passage du courant, ce qui engendre d'importants phénomènes résistifs ainsi qu'une augmentation de la présence potentielle de circuits ouverts. A forte insertion, la surface de contact est grande entre le plot et la métallisation, et ainsi plus propice à la bonne conduction électrique puisque les résistances mesurées sont de l'ordre de la résistance théorique.

Un atout majeur de ce type d'interconnexion est qu'aucun court-circuit n'est jamais détecté. En effet, la forme des plots étant parfaitement définie et répétable d'un plot à l'autre,

leurs déformations latérales, lorsque l'alignement est idéal, ne peuvent pas entraîner de court-circuit pour le pas pixel de 10 μm considéré.




Figure IV-16 - Exemple de la répartition des valeurs de résistance électrique des daisy chains sur un véhicule test à base de plots d'Al-0,5%_wCu (pas pixel de 10 μm) dont la profondeur d'insertion est :
(a) inférieure à 1 μm et (b) supérieure à 1 μm

Lorsque l'insertion des micro-tubes oxyde n'est pas suffisamment importante dans les plots d'Al-0,5%_wCu (inférieure à 1 μm), les valeurs de résistance des daisy chains sont très dispersées à l'échelle d'un composant, comme illustré à la Figure IV-16 (a) (où chaque couleur correspond à une zone de test sur le composant) par rapport à la Figure IV-16 (b). Cela traduit la forte variation de résistance d'une interconnexion à l'autre, due à d'importants phénomènes résistifs locaux. Cette dispersion est d'ailleurs corrélée à la présence de circuits ouverts sur les véhicules tests. Cela souligne donc que pour assurer une bonne connectique des composants, il est nécessaire qu'une profondeur d'insertion supérieure à 1 μm soit atteinte, afin que les interconnexions soient aussi performantes sur l'ensemble de la matrice.

Les caractérisations électriques des véhicules tests à base de micro-tubes oxyde (variante B) métallisé Al-0,5%_wCu insérés dans des plots d'Al-0,5%_wCu montrent donc bien que la résistance minimale tend vers les valeurs simulées lorsque la profondeur d'insertion est suffisante. À plus faible profondeur, des phénomènes résistifs non pris en compte dans les simulations viennent augmenter la résistance des interconnexions et diminuer leur rendement. L'impact des modifications de design des interconnexions sur ces grandeurs peut maintenant être étudié.

IV.3.2.2. Impact de la modification du design des interconnexions

Impact de la modification du diamètre intérieur du micro-tube oxyde

L'étude des performances électriques de la variante D, comparée à celle de la variante B, permet de mettre en évidence expérimentalement l'impact de la modification du diamètre intérieur des micro-tubes oxyde sur la résistance électrique d'une interconnexion. Étant donné la faible profondeur d'insertion obtenue avec ce design d'interconnexion, un très faible rendement (inférieur à 20 %) a été mesuré et il n'a donc pas été possible de remonter à la résistance électrique. On note cependant qu'aucun court-circuit n'a été détecté.

Impact de la modification de l'épaisseur de la paroi du micro-tube oxyde

Les simulations numériques ne prédisent pas de modification de la résistance électrique engendrée par la modification de l'épaisseur de la paroi des micro-tubes oxyde, puisque le courant passe uniquement dans la métallisation sur la paroi intérieure du micro-tube oxyde pour rejoindre le plot d'accueil et le diamètre intérieur du micro-tube oxyde est constant. Expérimentalement, des valeurs de résistance similaires à la variante B sont donc attendues pour les variantes A et C en fonction de la profondeur d'insertion. Les valeurs minimales mesurées en fonction de la profondeur d'insertion pour ces deux designs sont présentées à la Figure IV-17, et comparées à la variante B. Comme escompté, elles tendent bien vers les 187 mΩ simulés pour une profondeur d'insertion de 1,5 μm. Tout comme pour les interconnexions à base de micro-tubes oxyde de variante B, aucun court-circuit n'est jamais détecté et des rendements de 100 % (absence de circuits ouverts) ne sont observés que pour une profondeur d'insertion supérieure à 1 μm (dans le cas de la variante A). La variante C n'a quant à elle pas montré de bons rendements (au maximum 55 %), mais cela s'explique

probablement par le fait qu'aucun des véhicules tests assemblés n'a atteint 1 μm de profondeur d'insertion.

La caractérisation électrique des interconnexions de différents designs à base de plot d'Al-0,5%_wCu a démontré que pour obtenir un rendement de 100 % des véhicules tests et une uniformité dans les valeurs de résistances mesurées, une insertion d'au moins 1 μm de profondeur était nécessaire. Aussi, ces interconnexions présentent l'avantage de ne pas engendrer de court-circuit, même lorsqu'un fort désalignement (jusqu'à 2 μm) est présent.




Figure IV-17 - Évolution de la résistance électrique minimale d'une interconnexion en fonction de la profondeur d'insertion dans le cas d'interconnexions à base de micro-tubes oxyde variantes A et C (comparés à la variante B) métallisés Al-0,5%_wCu hybridés dans des plots d'Al-0,5%_wCu

Les véhicules tests à base de plot d'Al-0,5%_wCu ont permis de confirmer la validité du modèle électrique à forte profondeur d'insertion et ses limites à plus faible profondeur, tout en montrant que de bonnes performances pouvaient être atteintes expérimentalement. Du point de vue du contact mécanique, les véhicules tests à base de galettes d'In diffèrent par la formation d'IMCs à l'interface métallisation/plot. Cela peut potentiellement modifier les performances électriques des interconnexions par rapport à celles à base de plots d'Al-0,5%_wCu.

IV.3.3. Véhicules tests à base de galettes d'In

Les simulations électriques menées ont établi que les interconnexions à base de galettes d'In peuvent atteindre une résistance de l'ordre de 320 mΩ pour une profondeur d'insertion de 2 μm. Comme pour les plots en Al-0,5%_wCu, des mesures expérimentales comparatives ont permis de mettre en évidence l'évolution de la résistance électrique de ces interconnexions ainsi que leurs performances en fonction de la profondeur d'insertion.

IV.3.3.1. Évolution de la résistance en fonction de la profondeur d'insertion

La Figure IV-18 présente l'évolution de la résistance moyenne des interconnexions à base de micro-tubes oxyde (variante B) métallisés Au dans des galettes d'In en fonction de la profondeur d'insertion, ainsi que le taux de courts-circuits et le rendement. Elle met en évidence une diminution de la résistance d'une interconnexion plutôt linéaire avec l'augmentation de la profondeur d'insertion, tendant ainsi vers les valeurs simulées (322 mΩ pour une profondeur d'insertion de 2 μm).




Figure IV-18 - Évolution de la résistance électrique minimale d'une interconnexion et des performances (CO : taux de circuits ouverts / CC : taux de courts-circuits) en fonction de la profondeur d'insertion dans le cas d'interconnexions à base de micro-tubes oxyde variante B métallisés Au hybridés dans des galettes d'In

À faible insertion, la résistance mesurée s'éloigne fortement de celle simulée (1060 mΩ contre 500 environ simulés pour une profondeur d'insertion inférieure à 0,5 μm). En effet, à l'échelle d'une interconnexion, la galette d'In n'est que très peu déformée et la couche d'oxyde natif, présente en surface, n'est probablement que peu rompue. Les spots de passage

du courant de la galette vers la métallisation sont alors très restreints, engendrant des phénomènes résistifs locaux qui, globalement, augmentent la résistance de l'interconnexion. Ces phénomènes résistifs diminuent avec l'augmentation de la profondeur d'insertion puisqu'avec la déformation de la galette, les zones de contact direct entre l'In et l'Au s'agrandissent.

Bien que les résistances mesurées tendent vers les valeurs simulées, elles restent supérieures. Comme décrit au paragraphe IV.2.3.1, l'interface de contact entre l'Au et l'In n'est pas optimale, même à forte profondeur d'insertion, sinon la couche d'Au en contact avec la galette aurait été intégralement consommée dans la création d'IMCs. Cela peut donc expliquer cet écart entre simulations et expérimentations.




Figure IV-19 - Exemple de la répartition des mesures de résistance des daisy chains sur un véhicule test à base de galettes d'In dont la profondeur d'insertion est inférieure à $1\ \mu\text{m}$

Du point de vue des performances des interconnexions, on remarque un fort taux de circuits ouverts à faible profondeur d'insertion (78 % pour une profondeur d'insertion de $0,4\ \mu\text{m}$). On note aussi que lorsque la profondeur d'insertion est importante (autour de $2\ \mu\text{m}$), l'occurrence de courts-circuits augmente (jusqu'à 15 % pour une profondeur d'insertion de $2,4\ \mu\text{m}$). Cela est probablement dû aux déformations latérales des galettes à la forme très irrégulière (présence de protubérances engendrées par le procédé de fabrication par lift-off). Il se peut aussi que ces galettes soient déjà quasiment en court-circuit avant même le début de l'assemblage.

En comparaison avec les véhicules tests à base d'Al-0,5%_wCu, on remarque qu'à l'échelle d'un composant, la résistance moyenne des interconnexions dans les différentes zones varie très peu, quelle que soit la profondeur d'insertion des interconnexions. En effet, les valeurs

mesurées pour les daisy chains sont très peu dispersées, comme illustré à la Figure IV-19. Ce type d'interconnexion permet donc d'obtenir des résistances plus uniformes à l'échelle d'un composant, dès une très faible profondeur d'insertion. Dès qu'il y a contact entre l'Au et l'In, des IMCs se forment spontanément, ce qui garantit la liaison mécanique et les performances électriques qui en résultent.

Le contact électrique réalisé à l'aide de micro-tubes oxyde de variante B hybridés dans des galettes d'In ayant été mis en évidence, l'impact de modifications de design peut maintenant être étudié.

IV.3.3.2. Impact de la modification du design des interconnexions

Impact de la modification du diamètre intérieur du micro-tube oxyde

Les micro-tubes oxyde métallisés Au de variante D ont montré au paragraphe IV.2.3.3 que l'interface avec les galettes d'In est peu propice à un bon contact électrique. Ces observations sont confirmées puisqu'une résistance moyenne d' $1,6 \Omega$ a été mesurée, ce qui est très supérieur aux valeurs simulées. De plus, un grand nombre de circuits ouverts est détecté, abaissant le rendement à 60 %, ainsi qu'un taux assez élevé de courts-circuits (10 %). En effet, la forme irrégulière des galettes peut facilement engendrer des courts-circuits lorsque les parois latérales sont trop comprimées et poussées latéralement.

Impact de la modification de l'épaisseur de la paroi du micro-tube oxyde

D'après les prédictions du modèle électrique, la modification de l'épaisseur de la paroi des micro-tubes oxyde n'est pas censée avoir d'impact sur l'évolution de la résistance. Les expérimentations mettent bien en évidence ce phénomène, comme l'illustre la Figure IV-20 qui présente l'évolution de la résistance électrique minimale d'une interconnexion en fonction de la profondeur d'insertion pour des interconnexions à base de micro-tubes oxyde de variante A et C, comparée au comportement observé pour la variante B. En effet, quelle que soit la variante de micro-tube oxyde, la résistance décroît linéairement avec l'augmentation de la profondeur d'insertion, pour tendre vers les valeurs simulées (en restant tout de même supérieure de plusieurs dizaines de m Ω).

Du point de vue des performances électriques des interconnexions, on note que la variante A n'engendre plus de circuits ouverts dès une faible profondeur d'insertion (des circuits ouverts ont seulement été constatés à 0,2 μm de profondeur d'insertion diminuant le

rendement à 78 %), ni de courts-circuits : étant donné que la paroi du micro-tube de variante A est plus fine, moins de matière doit être déplacée latéralement, ce qui réduit donc le risque de courts-circuits.




Figure IV-20 - Évolution de la résistance électrique minimale d'une interconnexion en fonction de la profondeur d'insertion dans le cas d'interconnexions à base de micro-tubes oxyde variantes A et C (comparés à la variante B) métallisés Au hybridés dans des galettes d'In

La variante C a tendance à présenter quelques circuits ouverts (jamais plus de 5 % détectés) et un taux plus élevé de courts-circuits que la variante B (jusqu'à 46 % pour une profondeur d'insertion de 2,1 μm). Cela peut s'expliquer par les déformations subies par les galettes qui présentent des excroissances pouvant facilement entrer en contact avec celles de leurs voisines et engendrer des courts-circuits.

La caractérisation électrique des véhicules tests à base de galettes d'In a démontré qu'un rendement de 100 %, sans présence de courts-circuits, peut être atteint dès une profondeur d'insertion de 0,5 μm , grâce à la formation d'IMCs qui garantissent la formation d'un contact électrique au niveau de chaque interconnexion. Cela pourrait être amélioré par une désoxydation préalable des galettes d'In (chimique ou par plasma) afin que des IMCs soient créés sur toute la surface de contact, ou alors en favorisant la croissance d'IMCs par le biais d'un traitement thermique. À l'inverse des interconnexions à base de plots d'Al-0,5%_wCu, des courts-circuits peuvent survenir pour de fortes profondeurs d'insertion (autour de 2 μm), notamment lorsque la paroi du micro-tube oxyde est épaisse. Aussi, bien que les résistances minimales mesurées n'atteignent pas les valeurs simulées, du fait de la mauvaise qualité de

l'interface de contact Au/In, des valeurs de résistance très homogènes sont obtenues à l'échelle d'un véhicule test.

IV.3.4. Gamme de fonctionnement

Les composants photoniques fonctionnent sur une gamme de courant qui dépend directement de leur application. Typiquement, un pixel émissif constitutif d'un micro-écran travaille à l'aide d'un courant allant du mA à quelques dizaines de mA. Dans le cas d'un détecteur infrarouge, le courant électrique circulant dans une interconnexion est plutôt de l'ordre du μA . L'intérêt des interconnexions étudiées dans cette thèse est qu'elles peuvent être utilisées pour différents types d'applications. Des mesures ont donc été réalisées pour déterminer si les interconnexions sont capables d'être parcourues par un courant entre 1 μA et quelques dizaines de mA, sans défaillir par rupture du contact électrique ou varier en termes de résistance.




Figure IV-21 - Évolution de la tension moyenne mesurée aux bornes d'une interconnexion soumise à une gamme de courants entre 1 μA et 50 mA, à base de : (a) galette d'In (d'une résistance moyenne de 970 m Ω) et (b) plot d'Al-0,5%wCu (d'une résistance moyenne de 300 m Ω)

Les mesures effectuées consistent simplement à réaliser de nouveau les mesures classiques sur une zone de test en modifiant le courant appliqué à chaque fois. La tension moyenne mesurée pour une interconnexion est alors obtenue pour différentes valeurs de courant appliqué. La Figure IV-21 présente les résultats obtenus pour deux types d'interconnexions à base de micro-tubes oxyde de variante B : l'une à base de plot d'Al-0,5%wCu et l'autre de galettes d'In. Les deux graphiques mettent en évidence que les performances des interconnexions restent bien constantes entre 1 μA et 50 mA, puisque la tension moyenne mesurée pour une interconnexion évolue bien linéairement avec l'augmentation du courant. D'après la loi d'Ohm, la résistance reste donc fixe.

IV.3.5. Amélioration de la résistance d'une interconnexion

Comme évoqué au paragraphe IV.3.3.2, la résistance des interconnexions à base de galettes d'In reste élevée comparée à celles à base de plots d'Al-0,5%_wCu. Pour la réduire, plusieurs solutions peuvent être envisagées : augmenter l'épaisseur de la métallisation, améliorer la qualité de l'interface de contact métallisation/galette, ou encore activer la croissance des IMCs. C'est cette dernière solution qui a été étudiée durant la thèse. Des essais de recuit sur des véhicules tests à base de galettes d'In (et de plots d'Al-0,5%_wCu) ont donc été réalisés afin d'étudier la possibilité d'améliorer le contact mécanique et électrique des interconnexions en favorisant les mécanismes de diffusion : les résultats obtenus pour un passage en étuve pendant 2 h à 100 °C sont présentés. Une coupe TIC de l'échantillon est préalablement réalisée pour observer l'évolution de l'interface de contact des interconnexions et l'impact du recuit sur celle-ci, en s'assurant qu'une majeure partie de la puce hybridée reste disponible pour réaliser les mesures sous pointes.

Sur les véhicules tests à base de plots d'Al-0,5%_wCu, ce recuit n'a aucun impact sur la résistance des interconnexions. Cependant, les assemblages présentent beaucoup plus de circuits ouverts après. En comparant une coupe d'interconnexions avant/après passage à l'étuve (Figure IV-22 (a)), il apparaît qu'une décohésion de l'interface de contact est survenue. L'underfill qui s'était légèrement infiltré entre le plot et le micro-tube oxyde semble s'être dilaté pendant le recuit, ce qui explique l'augmentation d'occurrence de circuits-ouverts. Cependant, si le recuit était réalisé avant ou pendant l'étape d'underfill (grâce à une résine qui polymérise à 100 °C), ce phénomène ne se produirait pas. Étant donné qu'il n'y a pas d'impact sur la résistance, cela n'est pas intéressant d'augmenter le budget thermique des composants.

Sur les véhicules tests à base de galettes d'In, le recuit a, cette fois, un fort impact sur la résistance des interconnexions. Tous les assemblages testés présentaient une résistance initiale autour de 900 mΩ. Après leur passage à l'étuve, ils ont tous vu leur résistance diminuer pour atteindre une valeur proche de 500 mΩ. Un passage à l'étuve de 2 h supplémentaires à 100 °C a été effectué pour ces composants afin de voir si la résistance avait atteint sa valeur minimale, ce qui s'est avéré être le cas. D'autres puces ont été passées 1 h au total à 100 °C, mais n'ont atteint qu'une résistance d'interconnexion proche de 600 mΩ. D'autres encore ont été passées 2 h à 130 °C et ont obtenu aussi une résistance d'environ 500 mΩ. Il apparaît donc

suffisant de chauffer à 100 °C pendant 2h pour améliorer la résistance d'interconnexion sans trop augmenter le budget thermique des composants. L'observation des coupes TIC avant/après recuit des interconnexions (Figure IV-22) met en évidence une croissance des IMCs présents à l'interface de contact entre la galette et la métallisation. L'activation thermique a donc permis une croissance accélérée des IMCs. Cela peut expliquer la diminution de la résistance d'interconnexion puisque l' AuIn_2 a une conductivité électrique intrinsèque supérieure à celle de l'In et sa présence garantit la liaison mécanique entre le micro-tube et la galette.




Figure IV-22 - Images MEB de coupes TIC avant et après passage à l'étuve d'interconnexions à base de :
(a) plots d'Al-0,5%Cu et (b) galettes d'In

Les caractérisations électriques de la résistance des interconnexions hybridées des véhicules tests en fonction de la profondeur d'insertion ont permis de confirmer la pertinence des modèles développés pour d'importantes profondeurs d'insertions (bien que pour les galettes d'In les mesures soient un peu éloignées des prédictions) et de mettre en évidence leurs limites à faible profondeur. La caractérisation des performances (rendement et taux de courts-circuits), complexe à simuler, ont montré qu'elles n'étaient optimales que dans certaines conditions (profondeurs d'insertion limites). Des phénomènes non pris en compte

par les simulations ont ainsi été identifiés (impact de la forme des galettes, IMCs, gaps, etc.) et une voie d'amélioration de la conductivité électrique des interconnexions à base de galettes d'In a été étudiée.

IV.4. Conclusion

Les expérimentations réalisées, consistant en l'assemblage de véhicules tests à base de plots d'Al-0,5%_wCu et de galettes d'In, ont permis de valider le comportement mécanique des interconnexions lors de l'assemblage pour un design type (variante B) et de valider l'impact de modifications de design (épaisseur de paroi des micro-tubes oxyde avec les variantes A et C et diamètre intérieur du micro-tube oxyde avec la variante D). Elles ont aussi mis en évidence les limites du modèle électrique qui permet uniquement de prédire la résistance vers laquelle tendent les interconnexions pour de fortes profondeurs d'insertion ($> 1 \mu\text{m}$), puisque d'importants phénomènes résistifs sont engendrés à faible profondeur, par les zones de contact réduites liées notamment à la présence d'oxyde natif. Les performances électriques et mécaniques liées à la qualité du contact ont pu être déterminées pour chaque type de plots d'accueil :

- Plots d'Al-0,5%_wCu : l'avantage de cette variante de plots d'accueil est qu'elle n'engendre pas de court-circuit même pour un fort désalignement (jusqu'à $2 \mu\text{m}$), tout en atteignant de très bonnes résistances (autour de $200 \text{ m}\Omega$). Cependant, une forte insertion ($> 1 \mu\text{m}$) est nécessaire pour obtenir un rendement de 100 %, étant donné que le contact se fait uniquement par déformation plastique, sans liaison chimique, ce qui nécessite une force d'assemblage importante (autour de 10 mN /interconnexion), limitant le format des composants pouvant être hybridés. Aussi, la résistance des interconnexions a tendance à être un peu dispersée à l'échelle d'un composant, lorsque la profondeur d'insertion n'est pas suffisamment importante.

- Galettes d'In : l'avantage des interconnexions incluant ce type de plots d'accueil est la faible force nécessaire pour leur assemblage (autour de $0,7 \text{ mN}$ /interconnexion), permettant d'hybrider des composants de grands formats. La résistance de ces interconnexions est uniforme à l'échelle d'un composant, quelle que soit la profondeur d'insertion. Elle est cependant plus élevée que pour les plots d'Al-0,5%_wCu, mais tout de même inférieure à 1Ω .

Pour la réduire, différentes stratégies peuvent être envisagées : améliorer la qualité de l'interface de contact métallisation/plot qui n'est pas optimale (désoxydation préalable de l'In, activation de la croissance d'IMCs) ou augmenter l'épaisseur de la métallisation. Aussi, un rendement de 100 % est atteint dès 0,5 μm d'insertion (grâce à la formation spontanée d'IMCs AuIn_2), mais une occurrence de courts-circuits peut survenir, notamment à très forte profondeur d'insertion (autour de 2 μm). Ce risque pourrait être réduit, voire évité, avec une forme de galette plus régulière et uniforme (obtenue en améliorant le procédé de fabrication actuel par lift-off ou en réalisant un dépôt par voie électrochimique).

Les meilleures performances atteintes durant cette thèse, en compromis force d'assemblage/résistance électrique, avec un rendement de 100 % et aucun court-circuit, pour chaque type de plot d'accueil, sont :

- 230 m Ω /interconnexion pour des micro-tubes oxyde A métallisés Al-0,5%_wCu insérés dans des plots d'Al-0,5%_wCu à une force de 9 700 μN /interconnexion,
- 670 m Ω /interconnexion pour des micro-tubes oxyde A métallisés Au insérés dans des galettes d'In à une force de 700 μN /interconnexion.

Malgré les limitations rencontrées durant la thèse (disponibilité des véhicule tests, délais, désalignements liés à la précision des équipements), plus d'une centaine d'assemblages de véhicules tests et leurs caractérisations ont pu être réalisés afin de démontrer les performances des micro-tubes oxydes insérés dans des galettes d'In ou des plots d'Al-0,5%_wCu. Ils pourront ainsi être mis en œuvre sur des composants fonctionnels afin d'en étudier le gain en fiabilité, par rapport aux interconnexions actuellement utilisées. Ce design d'interconnexion semble cependant limité pour assembler des composants à plus faible pas pixel, à la fois en termes de procédé de fabrication, de risques de courts-circuits et de tolérance au désalignement.

Chapitre V - Vers un nouveau type d'interconnexions : les nano-inserts

Table des matières

V.1. Introduction	159
V.2. Présentation des interconnexions à base de nano-inserts.....	159
V.2.1. Les nano-inserts.....	160
V.2.2. Procédé de fabrication	161
V.2.3. L'assemblage d'interconnexions à base de nano-inserts	163
V.2.4. Les capacités des nano-inserts par rapport aux micro-tubes oxyde.....	163
V.3. Intérêt du développement d'interconnexions à base de nano-inserts : simulations numériques	165
V.3.1. Etude numérique de l'insertion des nano-inserts.....	165
V.3.2. Etude numérique de la conductivité électrique des nano-inserts.....	175
V.3.3. Conclusions issues des simulations numériques sur l'optimisation du design des interconnexions à base de nano-inserts	181
V.4. Fabrication d'interconnexions à des pas allant de 10 μm à 2 μm	182
V.4.1. Problématiques de fabrication	182
V.4.2. Stratégie de fabrication des nano-inserts et des plots d'accueil.....	184
V.4.3. Fabrication des nouvelles interconnexions à base de nano-inserts.....	187
V.5. Conclusion	196

V.1. Introduction

Bien qu'un bon contact électrique et mécanique réalisé par l'hybridation de micro-tubes oxyde ait été mis en évidence, ce type d'interconnexions présente quelques inconvénients. En effet, même si les micro-tubes oxyde peuvent être fabriqués aux pas de 7,5 et 5 μm , leur tolérance au désalignement est limitée et leur âme isolante n'est pas optimale pour obtenir les performances électriques attendues, tout en limitant la force d'assemblage. De plus, cette dernière, dans le cas de la variante hybridée dans des plots d'Al-0,5%_wCu, ne permet pas l'assemblage de grands formats. Ainsi, des interconnexions hybridées par insertion à température ambiante, entièrement conductrices, permettant une plus grande tolérance au désalignement (encombrement réduit) et nécessitant moins de force pour être hybridées (surface de contact réduite) semblent être une bonne alternative pour l'assemblage de composants à des pas pixels très réduits (jusqu'à 2 μm). Les nano-inserts, interconnexions brevetées par le CEA Leti, paraissent répondre à ces problématiques et devraient permettre d'obtenir un bon contact électrique et mécanique.

Après avoir présenté le principe des interconnexions à base de nano-inserts, ce chapitre mettra en évidence les performances attendues par le biais de simulations numériques mécaniques et électriques. Un retour d'expérience sur la fabrication des premiers nano-inserts et leur assemblage permettra ensuite de vérifier si l'industrialisation de ce type d'interconnexions est possible. Enfin, une configuration de nano-inserts au design et aux propriétés optimisés sera proposée.

V.2. Présentation des interconnexions à base de nano-inserts

Les interconnexions à base de nano-inserts développées au CEA Leti ont été brevetées en 2020 [117]. Ce sont, tout comme les micro-tubes, des interconnexions hybridées par insertion à température ambiante ayant une partie dure et une partie ductile. Cette dernière est la même que pour les micro-tubes oxyde : un plot d'Al-0,5%_wCu ou une galette d'In. C'est la partie dure qui diffère : chaque micro-tube oxyde, à l'âme isolante, est ici remplacé par un ou plusieurs nano-inserts, à l'âme conductrice (Figure V-1).




Figure V-1 - Schéma comparatif d'un micro-tube oxyde et d'un nano-insert à l'échelle d'une interconnexion

V.2.1. Les nano-inserts

Les nano-inserts, pouvant être seuls ou sous forme de matrice à l'échelle d'un pixel, constituent la partie dure des interconnexions. Le principe est de fabriquer des cylindres conducteurs étroits directement sur les pistes électriques (le via n'est donc plus nécessaire pour relier électriquement l'interconnexion au RDL) et de les laisser ancrés dans la puce par une couche de SiO_2 . Ils ont un diamètre de $0,5\ \mu\text{m}$ pour une hauteur pouvant aller jusqu'à $2\ \mu\text{m}$. Tout comme pour les micro-tubes, une métallisation est déposée pour les recouvrir, afin de favoriser la création d'un contact avec le plot d'accueil. Le matériau conducteur choisi pour fabriquer les nano-inserts est le tungstène. En effet, c'est un matériau dur qui a déjà montré sa capacité à former des interconnexions par insertion à température ambiante dans des plots ductiles lors du développement de la filière historique des micro-tubes [38]. De plus, la mise en forme des nano-inserts, sous forme de cylindres étroits, se rapproche de celle des vias traditionnels en microélectronique et des TSV (*Through Silicon Vias*) remplis de tungstène, illustrés à la Figure V-2 [118], pouvant présenter des aspects ratios⁵ importants.

⁵ Facteur de forme : rapport diamètre sur hauteur d'un motif.




Figure V-2 - Through Silicon Via (TSV) rempli de tungstène d'un aspect ratio de 8.5 [118]

V.2.2. Procédé de fabrication

La fabrication des micro-tubes oxyde comporte trois étapes (pour un total de 21 opérations) en prenant en compte la réalisation des vias en cuivre, celle de l'âme des micro-tubes et la métallisation. Les nano-inserts, eux, ne nécessitent que 2 étapes (pour un total de 13 opérations) pour être fabriqués : la réalisation de leur âme conductrice et la métallisation, dont les opérations principales sont présentées à la Figure V-3. Dans tous les cas, toutes les opérations requises sont compatibles avec des équipements traditionnels de fonderie.

V.2.2.1. Réalisation de l'âme conductrice des nano-inserts

Un dépôt pleine plaque de SiO_2 de la hauteur des futurs nano-inserts est d'abord réalisé par PECVD. Une photolithographie permet ensuite de définir des ouvertures de la forme des nano-inserts (disques de $0,5 \mu\text{m}$ de diamètre). Le SiO_2 est alors gravé jusqu'aux pistes électriques pour reprendre le contact sur celles-ci. Des vias en oxyde sont ainsi formés et servent de « moule » à la fabrication des nano-inserts. Un dépôt de Ti et de TiN est ensuite réalisé pour reprendre le contact sur l'oxyde à l'intérieur des vias, avant de faire croître le tungstène par CVD pour les remplir intégralement. Une CMP permet ensuite de retirer l'excédent de métal déposé sur la surface du wafer. Enfin, les nano-inserts sont révélés par

une gravure du SiO_2 , tout en s'assurant de laisser une couche de quelques dizaines de nanomètres de SiO_2 pour garantir leur stabilité.

V.2.2.2. Réalisation de la métallisation en Au ou en Al-0,5%_wCu

La métallisation est réalisée de la même manière que sur les micro-tubes oxyde. Une couche d'accroche (Ti et/ou TiN) est d'abord déposée avant la couche d'Au ou d'Al-0,5%_wCu. Une photolithographie et une gravure de la métallisation viennent ensuite isoler électriquement les interconnexions les unes des autres.




Figure V-3 - Schéma du procédé de fabrication simplifié des nano-inserts

V.2.3. L'assemblage d'interconnexions à base de nano-inserts

L'hybridation des nano-inserts est la même que celle des micro-tubes oxyde. Le principe, pour chaque interconnexion, est d'insérer à température ambiante un nano-insert ou une matrice de nano-inserts dans un plot d'accueil ductile, comme illustré à la Figure V-4. Les nano-inserts métallisés avec de l'Au sont destinés à être insérés dans des galettes d'In, et ceux métallisés avec une couche d'Al-0,5%_wCu, dans des plots d'Al-0,5%_wCu. Le contact est alors créé par la déformation plastique des plots d'accueil, associée à une création d'IMCs pour la variante avec les galettes d'In. Suite à l'assemblage, un underfill est appliqué entre les puces du composant hybridé afin de maximiser la tenue mécanique et de protéger les interconnexions de leur environnement.




Figure V-4 - Schéma de l'assemblage à température ambiante d'interconnexions au pas de 10 µm réalisé à l'échelle d'un pixel par l'insertion d'un nano-insert dans un plot d'accueil

V.2.4. Les capacités des nano-inserts par rapport aux micro-tubes oxyde

Les micro-tubes oxyde ont pu être fabriqués aux pas de 7,5 et 5 µm, comme illustré à la Figure V-5. Cependant, étant donné leur largeur, il est difficile d'obtenir un alignement correct entre le micro-tube oxyde et le plot d'accueil sans créer de court-circuit, et il est impossible d'en fabriquer à plus petits pas pixels, les technologies de fabrication étant limitées. Les nano-inserts, au diamètre plus fin, peuvent de leur côté permettre d'atteindre des pas pixel plus faibles.

De plus, ils peuvent potentiellement être plus tolérants au désalignement. Dans le cas par exemple où un seul nano-insert de $0,5\ \mu\text{m}$ de diamètre forme la partie inférieure de l'interconnexion au pas de $10\ \mu\text{m}$, son encombrement reste très faible par rapport aux dimensions du plot d'accueil. Avec comme plus grande dimension $0,5\ \mu\text{m}$ pour un plot d'accueil de $7\ \mu\text{m}$ de côté, le nano-insert pourrait tolérer un désalignement jusqu'à $3\ \mu\text{m}$ dans cette configuration, tout en restant totalement inséré dans le plot d'accueil.




Figure V-5 - Images MEB de micro-tubes oxyde métallisés Au aux pas de $7,5\ \mu\text{m}$ et $5\ \mu\text{m}$

Un autre avantage des nano-inserts réside dans le fait que leur âme est conductrice, contrairement aux micro-tubes oxyde où le courant peut uniquement passer dans la métallisation, rendant superflue du point de vue électrique l'âme en dioxyde de silicium. Etant donné que la résistance d'une interconnexion diminue avec la section dans laquelle le courant peut circuler, il est plus avantageux d'avoir une âme intégralement conductrice.

Cette âme conductrice permet ainsi de diminuer la surface de contact avec le plot d'accueil tout en gardant une bonne conductivité électrique. Dans le cas, par exemple, d'un seul nano-insert d'un diamètre de $0,5\ \mu\text{m}$ au pas de $10\ \mu\text{m}$, sa surface de contact avec le plot d'accueil sera environ 18 fois plus faible que celle d'une variante A de micro-tube oxyde. Cela permet alors de limiter la force d'assemblage, puisque celle-ci est liée à la surface de contact entre les nano-inserts et le plot d'accueil.

Enfin, comme évoqué au paragraphe V.2.3, la fabrication des nano-inserts nécessite moins d'étapes que celles des micro-tubes oxyde : elle est ainsi plus simple et plus rapide, et donc moins coûteuse. La solution technique des nano-inserts, comme partie inférieure des interconnexions, est par conséquent plus intéressante économiquement que celle des micro-tubes oxyde du point de vue d'une potentielle industrialisation.

Les nano-inserts présentent tout de même quelques inconvénients. En effet, le procédé de fabrication actuel est limité en termes d'aspect ratio. Il est donc compliqué de compenser, lors de l'assemblage, les défauts de planéité ou de voilure trop importants que peuvent présenter les composants. De plus, il est aujourd'hui impossible de mettre en contact direct la métallisation et la piste électrique (avec l'enchaînement des procédés de fabrication utilisés), ce qui améliorerait pourtant considérablement la conductivité électrique. Ces inconvénients pourraient tout de même être limités ou contournés en modifiant les matériaux et les procédés de fabrication.

V.3. Intérêt du développement d'interconnexions à base de nano-inserts : simulations numériques

Dans le but de mieux appréhender l'intérêt du développement des nano-inserts, des simulations numériques mécaniques et électriques ont été menées. Ces simulations donnent des informations sur le comportement des interconnexions pendant l'insertion et en service. Il est alors possible de comparer ce comportement avec celui des micro-tubes oxyde, mais aussi d'optimiser le design des nano-inserts, pour maximiser leurs performances. Les simulations réalisées sont proches de celles réalisées pour les micro-tubes oxyde.

V.3.1. Etude numérique de l'insertion des nano-inserts

Contrairement aux simulations mécaniques réalisées pour les micro-tubes oxyde, celles réalisées pour les nano-inserts ne sont plus 2D axisymétriques, mais 3D. En effet, à l'échelle d'un pixel, une matrice de nano-inserts n'est pas axisymétrique et, pour comparer différents designs de matrices, il est nécessaire de réaliser les simulations en 3D.

V.3.1.1. Définition du modèle

Les modèles 3D mécaniques réalisés simulent l'insertion d'un ou plusieurs nano-inserts dans un plot d'accueil, à l'échelle d'un pixel. Les simulations ont été réalisées avec ABAQUS/Standard, à l'aide d'analyses de type « Static, General ». Comme pour les micro-tubes oxyde, certaines couches de matériaux ont été négligées dans les modèles, et les propriétés mécaniques de celles modélisées sont présentées au chapitre II.




Figure V-6 - Modèle EF mécanique 3D d'un pixel unitaire au pas de 10 µm simulant l'insertion d'un nano-insert dans un plot d'accueil : (a) géométrie et dimensions et (b) maillage, contact et conditions aux limites

Les couches modélisées dans ces simulations et leurs dimensions sont détaillées à la Figure V-6 (a). A l'échelle d'un pixel de 10 µm, la puce top est modélisée par un bloc de silicium de 725 µm d'épaisseur et un plot d'accueil, en Al-0,5%_wCu ou en In, de 7 µm de côté et 3 µm d'épaisseur. Leur interface est considérée parfaite. La puce bottom est modélisée par un bloc de silicium de 725 µm d'épaisseur et un ou plusieurs nano-inserts de 1 µm de hauteur, dont le diamètre peut varier. L'interface silicium/nano-insert(s) est aussi considérée comme

parfaite. Le modèle est maillé à l'aide d'éléments de type C3D10 (tétraèdres quadratiques à 10 nœuds), C3D6 (prismes triangulaires linéaires à 6 nœuds) et C2D8R (éléments quadratiques à 8 nœuds et intégration réduite, uniquement dans les nano-inserts). Il comporte 843 649 éléments et 820 202 nœuds (dans le cas d'un seul nano-insert inséré dans un plot d'Al-0,5%_wCu). Le maillage est raffiné au niveau de la zone de contact entre le plot et le/les nano-insert(s), comme illustré à la Figure V-6 (b), et une étude de convergence a été menée pour l'optimiser. Le contact entre les deux puces est défini de type *surface-to-surface*, dur et sans frottement. Des conditions aux limites sont appliquées à la base de la puce bottom pour empêcher tout déplacement ou rotation. Les déplacements latéraux sont bloqués sur les surfaces verticales du silicium. Enfin, un déplacement vertical en z est activé sur la surface supérieure de la puce top, pour simuler l'insertion, puis désactivé pour simuler le retour élastique. A l'aide de ce modèle, il est possible d'accéder à la force nécessaire pour réaliser l'insertion (force de réaction en z – RF3) et aux contraintes ainsi générées dans les différentes couches.

V.3.1.2. Etude de l'influence de différents paramètres




Figure V-7 - Évolution de la force nécessaire à l'insertion d'un seul nano-insert de 0,5 µm de diamètre et d'1 µm de hauteur dans un plot d'accueil en Al-0,5%_wCu ou en In en fonction de la profondeur d'insertion dans le cas d'un pixel unitaire de 10 µm

Comparaison avec les micro-tubes oxyde

C'est, dans un premier temps, le cas de l'insertion d'un seul nano-insert de 0,5 µm de diamètre dans un plot d'accueil en Al-0,5%_wCu qui est étudié. La Figure V-7 présente l'évolution de la force de réaction en z en fonction de la profondeur d'insertion. Pour réaliser une insertion de 150 nm dans un plot en Al-0,5%_wCu, une force de 205 µN doit être appliquée.

En comparaison, un micro-tube oxyde de variante A sans métallisation nécessite une force de $4\,400\ \mu\text{N}$, c'est-à-dire une force environ 20 fois plus importante. Cela confirme l'intérêt de ce type d'interconnexion pour assembler des composants de grands formats.

Influence du matériau du plot d'accueil

Pour réaliser une insertion de $150\ \text{nm}$ dans un plot en In, la force nécessaire est de $11,8\ \mu\text{N}$, comme illustré à la Figure V-7, soit environ 17 fois plus faible que pour l'assemblage d'interconnexions à base de plots en Al-0,5%_wCu.

Quel que soit le matériau du plot d'accueil, l'interface de contact présente le même type de déformation : un bourrelet de matière est formé par le volume de plot d'accueil déplacé autour du nano-insert, comme illustré à la Figure V-8. Ce phénomène se nomme effet « pile-up » et apparaît comme étant lié à la fois à la profondeur d'insertion et à la réponse élasto-plastique du matériau indenté [119]. De plus, ce volume de plot déplacé le long de la paroi du nano-insert au fur et à mesure de l'insertion ne suit pas parfaitement la paroi, mais se décolle. Cela peut être néfaste du point de vue électrique, réduisant la surface de contact entre le plot et le nano-insert à la seule surface supérieure de contact initiale. Ainsi, une forme de nano-insert conique (cône tronqué) serait plus adaptée pour maximiser la surface de contact après insertion.




Figure V-8 - Zoom sur l'interface de contact entre le nano-insert de $0,5\ \mu\text{m}$ de diamètre et d' $1\ \mu\text{m}$ de hauteur et le plot d'Al-0,5%_wCu déformé

Influence de la forme du nano-insert (cône tronqué)

La Figure V-9 (b) présente l'interface de contact d'un nano-insert conique (diamètre de $0,5\ \mu\text{m}$ pour la surface de contact, diamètre de $1\ \mu\text{m}$ et hauteur de $1\ \mu\text{m}$ pour la base) inséré

dans un plot d'accueil en Al-0,5%_wCu. Dans ce cas, le volume de matière du plot déplacé par l'insertion du nano-insert reste bien en contact de ce dernier, ce qui maximise la surface de contact du point de vue électrique. C'est d'autant plus intéressant que la force nécessaire à l'insertion de 150 nm d'un nano-insert conique est de 225 µN (Figure V-9 (a)), soit du même ordre de grandeur que celle requise pour un nano-insert cylindrique (205 µN).




Figure V-9 - Comparaison entre un nano-insert cylindrique et un nano-insert conique insérés dans un plot d'accueil en Al-0,5%_wCu : (a) évolution de la force nécessaire à l'insertion en fonction de la profondeur, (b) zoom sur l'interface de contact entre le nano-insert et le plot d'accueil

Influence du design de la matrice de nano-inserts

Dans le but d'étudier l'influence de la variation du diamètre des nano-inserts et de leur nombre à l'échelle d'une interconnexion, sept simulations de l'insertion de matrices de nano-inserts de différents designs dans un plot d'accueil en Al-0,5%_wCu ont été réalisées (les mêmes tendances ont été observées avec une galette d'In comme plot d'accueil). Un design correspond à un ou plusieurs nano-inserts ayant un diamètre de 0,25, 0,5 ou 1 µm. Les sept designs simulés sont présentés à la Figure V-10 : pour les comparer, une surface de contact totale S_{tot} est définie comme le produit du nombre de nano-inserts composant la matrice et de la surface supérieure d'un nano-insert :

$$S_{tot} = n \times \pi \times \left(\frac{\varnothing}{2}\right)^2 \quad (V-1)$$

avec n le nombre de nano-inserts présents sur la matrice et $\varnothing$ le diamètre d'un nano-insert. Pour simplifier la comparaison des différents designs, une surface de contact de référence S

est définie, comme étant la surface de contact totale d'une matrice composée d'un seul nano-insert de diamètre 0,5 μm :

$$S = \pi \times \left(\frac{0,5}{2}\right)^2 \quad (V-2)$$

Ainsi, une configuration avec 4 nano-inserts de 0,5 μm de diamètre aura la même surface de contact totale que la configuration avec 1 nano-insert de 1 μm de diamètre ($S_{tot} = 4S$).

La Figure V-11 présente l'évolution de la force nécessaire à l'insertion de 100 nm des 7 designs de matrices de nano-inserts dans le plot d'accueil.




Figure V-10 - 7 designs de matrices d'interconnexions dont l'insertion dans un plot d'Al-0,5%Cu est simulée pour étudier l'influence de la variation du diamètre et du nombre de nano-inserts à l'échelle d'une interconnexion




Figure V-11 - Évolution de la force nécessaire à l'insertion de 100 nm des 7 designs de matrices de nano-inserts dans un plot d'accueil en Al-0,5%Cu

Evolution de la force à diamètre constant

En s'intéressant aux configurations ayant des nano-inserts d'un diamètre de 0,5 μm (en orange), on remarque une augmentation de la force linéaire et proportionnelle au nombre de nano-inserts. Cependant, la force nécessaire pour insérer 8 nano-inserts dans le plot d'accueil n'est pas exactement égale à 8 fois 179 μN , mais elle est un peu plus faible. Cela s'explique par l'influence qu'exercent les nano-inserts les uns sur les autres, avec notamment le recouvrement des zones du plot plastifiées par chaque nano-insert, comme présenté à la Figure V-12. Une force importante est en effet nécessaire pour initier la plastification d'un élément de matière, et donc pour débiter l'insertion : c'est pourquoi en minimisant le volume de matière à plastifier (ce qui est le cas pour chaque nano-insert lorsque les domaines plastifiés se recouvrent), la force requise pour l'insertion est réduite.

Evolution de la force à S_{tot} constante




Figure V-12 - Distribution de la déformation plastique équivalente dans le plot d'Al-0,5%Cu en fonction du nombre de nano-inserts de 0,5 μm de diamètre composant la matrice insérée de 100 nm

En s'intéressant aux autres configurations, on constate que pour une même surface de contact totale, c'est la configuration avec le moins de nano-inserts qui requiert le moins de force pour l'insertion. Pour expliquer ce phénomène, une nouvelle grandeur est introduite, le périmètre cumulé des nano-inserts, P_{tot} :

$$P_{\text{tot}} = n \times \pi \times \phi \quad (\text{V-3})$$

Ainsi, chacune des 7 configurations possède un périmètre cumulé P_{tot} différent (cf. Tableau V-1). Pour une même S_{tot} , c'est la configuration avec le moins de nano-inserts qui possède le P_{tot} le plus faible. Par exemple, la configuration avec 4 nano-inserts de 0,25 μm de diamètre a un P_{tot} égal à 3,142 μm alors que le P_{tot} de la configuration avec 1 nano-insert de 0,5 μm de diamètre est de 1,571 μm .

Configuration	$S_{tot} (\mu\text{m}^2)$	$P_{tot} (\mu\text{m})$
1 nano-insert - Ø 250 nm	0,049	0,785
4 nano-inserts - Ø 250 nm	0,196	3,142
1 nano-insert - Ø 500 nm	0,196	1,571
4 nano-inserts - Ø 500 nm	0,785	6,283
8 nano-inserts - Ø 500 nm	1,571	12,566
1 nano-insert - Ø 1000 nm	0,785	3,142
4 nano-inserts - Ø 1000 nm	1,571	6,283

Tableau V-1 - Récapitulatif des S_{tot} et P_{tot} pour chacune des 7 configurations

En effet, lors de l'indentation d'un matériau par un poinçon cylindrique rigide (Figure V-13 (a) [119]), la plastification est amorcée sur le pourtour de l'aire de contact (correspondant au périmètre des nano-inserts) [120]. On observe d'ailleurs à la Figure V-8 que la zone où la déformation plastique est la plus importante se trouve à la périphérie du nano-insert. Cela s'explique par la répartition de la pression sous le poinçon, théorisée par Boussinesq [121], puis simplifiée par Sneddon [122], dans le cas de l'indentation d'une surface plane élastique et représentée à la Figure V-13 (b), avec la distribution de la pression normale :

$$\sigma_z(r \leq a, z = 0) = -\frac{p_m}{2\sqrt{1 - \frac{r^2}{a^2}}} \quad (V-4)$$

avec a le rayon du cylindre et p_m , la pression moyenne de contact. Cette dernière est définie comme suit :

$$p_m = \frac{2Eh}{\pi a(1 - \nu^2)} = -\frac{p_0}{2} \quad (V-5)$$

avec E et ν respectivement le module d'Young et le coefficient de Poisson du matériau indenté, h la pénétration de l'indenteur et p_0 la pression au centre du cylindre. Etant donné que c'est l'amorçage de la déformation plastique, et donc de l'insertion, qui requiert le plus de force, cela explique pourquoi l'insertion d'une configuration avec un périmètre cumulé plus important nécessite d'appliquer plus de force.




Figure V-13 - Indentation d'un plan infini élastique par un poinçon cylindrique : (a) schéma [119] et (b) évolution de la pression sous le cylindre normalisée par la pression au centre en fonction de la distance entre le centre et la périphérie du cylindre

Influence du pas pixel

On s'intéresse ici uniquement au cas d'une interconnexion formée d'un seul nano-insert inséré dans un plot d'accueil en Al-0,5%_wCu. En diminuant le pas pixel, seules les dimensions du plot d'accueil diminuent (celles du nano-insert ne varient pas) : elles sont listées dans le Tableau V-2.

Pas pixel (μm)	Côté (μm)	Hauteur (μm)
10	7	3
5	3,25	2,25
2	1,4	1,5

Tableau V-2 - Dimensions du plot d'accueil en fonction du pas pixel




Figure V-14 - Évolution de la force nécessaire à l'insertion d'un même nano-insert dans un plot d'accueil en Al-0,5%_wCu en fonction de la profondeur d'insertion selon le pas pixel (10, 5, 2 μm)

La Figure V-14 présente l'évolution de la force nécessaire pour insérer cette interconnexion lorsqu'on considère les différents pas pixel (10, 5, 2 μm). Si les valeurs sont sensiblement les mêmes aux pas de 10 et 5 μm , la force nécessaire pour une insertion à même profondeur au pas de 2 μm est plus faible. Cela s'explique par le fait que la matière du plot déplacée n'est plus obligée de le faire avec un effet « pile-up », mais latéralement, en déplaçant les parois verticales du plot d'accueil, comme illustré à la Figure V-15. En effet, tant que le volume du plot déformé plastiquement a un diamètre inférieur au côté du plot, la matière est déplacée avec un effet « pile-up » ; quand il devient supérieur, le plot s'écarte, la matière étant « poussée » latéralement. Cependant, cela est problématique du point de vue de la surface de contact électrique, puisque le plot n'est pas en contact avec la paroi verticale du nano-insert. Aussi, au pas de 2 μm , l'intervalle minimum entre deux plots d'accueil est de 0,6 μm . Ainsi, cette déformation latérale des plots d'accueil, à profondeur d'insertion plus importante, risque d'engendrer des courts-circuits par contact avec les plots voisins.




Figure V-15 - Zoom sur la répartition de la déformation plastique équivalente d'un nano-insert inséré dans un plot d'Al-0,5%Cu : (a) au pas de 5 μm et (b) au pas de 2 μm

Influence de la métallisation

Dans le cas d'interconnexions à base de galettes d'In, la métallisation Au sur les nano-inserts a peu d'impact sur l'insertion puisque sa rigidité est très importante par rapport à celle de l'In. Le seul impact de la métallisation Au est son incidence sur la surface de contact entre le nano-insert et le plot, qui augmente légèrement en sa présence.




Figure V-16 - Évolution de la force nécessaire à l'insertion d'un nano-insert avec ou sans métallisation Al-0,5%_wCu dans un plot d'Al-0,5%_wCu en fonction de la profondeur d'insertion

On étudie donc ici uniquement le cas d'une interconnexion à base de plot d'Al-0,5%_wCu et l'impact de l'ajout d'une couche de métallisation Al-0,5%_wCu de 50 nm d'épaisseur sur le nano-insert. Dans ce cas, la surface de contact nano-insert métallisé/plot d'accueil est augmentée (passant de 0,196 μm² à 0,283 μm²), mais, en plus, la métallisation se déforme, ce qui induit une augmentation supplémentaire de la force nécessaire pour réaliser l'insertion. La Figure V-16 présente l'évolution de la force d'assemblage en fonction de la profondeur d'insertion, avec et sans métallisation Al-0,5%_wCu. La différence de force est notable (environ 75 μN pour 100 nm d'insertion) et semble s'accroître au fur et à mesure que la profondeur d'insertion augmente.

V.3.2. Etude numérique de la conductivité électrique des nano-inserts

V.3.2.1. Définition du modèle

Le modèle de simulation de la résistance électrique et de la répartition de la densité de courant est le même que celui utilisé pour les micro-tubes oxyde, réalisé en 3D avec ABAQUS/Standard à l'aide d'une analyse de type « coupled thermal-electric », en s'affranchissant des paramètres thermiques : seuls la géométrie des interconnexions et les matériaux utilisés ont été modifiés. Les propriétés électriques des matériaux sont présentées au chapitre II. Les conditions aux limites, les contacts et la méthode de maillage restent les

mêmes que celles définies au chapitre III. La Figure V-17 rappelle les conditions, le mode de calcul et le maillage utilisé dans ces simulations.




Figure V-17 - Modèle EF électrique 3D de simulation de la résistance d'une interconnexion à base d'un nano-insert de $2\text{ }\mu\text{m}$ de hauteur et de $0,5\text{ }\mu\text{m}$ de diamètre, métallisé Au, inséré de $0,5\text{ }\mu\text{m}$ dans une galette d'In :
(a) géométrie, conditions aux limites et méthode de calcul et (b) maillage

V.3.2.2. Etude de l'influence de différents paramètres

Comparaison avec les micro-tubes oxyde

Pour comparer la conduction électrique des interconnexions à base de micro-tubes oxyde et celles à base de nano-inserts, on considère les mêmes plots d'accueil dans les deux cas : seule la puce bottom est modifiée, comme illustré à la Figure V-1. On s'intéresse ici uniquement à un plot d'accueil de type galette d'In, et à un/des nano-inserts et un micro-tube oxyde recouverts de la même métallisation à base d'Au (30 nm de Ti / 50 nm de TiN / 20 nm de Ti / 100 nm d'Au). Le micro-tube oxyde (variante A) de $3\text{ }\mu\text{m}$ de hauteur possède une âme entièrement constituée de SiO_2 ; le nano-insert de $1\text{ }\mu\text{m}$ de hauteur et ancré dans 200 nm de SiO_2 a une âme en W de 380 nm de diamètre recouverte d'une couche de 30 nm de TiN et 30 nm de Ti, sur la face inférieure et la paroi externe.

La répartition de la densité de courant dans les interconnexions avant et après insertion complète est présentée à la Figure V-18. La résistance d'une interconnexion à base d'un seul nano-insert est environ 2,5 fois plus importante que celle d'un micro-tube oxyde. En revanche, la différence inséré/non inséré est autour de $60\text{ m}\Omega$ dans les deux cas. On s'intéressera donc par la suite uniquement aux configurations non-insérées, afin de simplifier les comparaisons entre les configurations.




Figure V-18 - Comparaison de la résistance électrique et de la répartition de la densité de courant d'interconnexions au pas de $10 \mu\text{m}$, avant et après insertion complète, composées d'une galette d'In et d'un : (a) nano-insert et (b) micro-tube oxyde (variante A)

Dans le cas des nano-inserts, il est possible d'augmenter leur nombre par interconnexion pour diminuer la résistance, comme illustré à la Figure V-19 (a). Ainsi, avec 4 nano-inserts par interconnexion, on obtient une résistance électrique du même ordre de grandeur que celle d'un micro-tube oxyde de variante A.




Figure V-19 - (a) Évolution de la résistance électrique en fonction du nombre de nano-inserts constituant l'interconnexion et (b) répartition de la densité de courant dans une interconnexion constituée de 4 nano-inserts

Les répartitions de densité de courant à la Figure V-18 (b) mettent en évidence un phénomène de constriction à la base des nano-inserts, dans la partie ancrée dans l'oxyde. Un moyen de s'affranchir de cette problématique autre que de multiplier le nombre de nano-inserts serait de retirer la couche d'oxyde.

Influence de la couche d'ancrage en oxyde

En retirant la couche d'ancrage en oxyde, il est possible de mettre en contact la métallisation avec la piste électrique. Le gain de résistance est alors conséquent, comme illustré à la Figure V-20, notamment lorsque l'insertion est totale : elle est divisée par 4,25, passant de 510 mΩ avec ancrage à 120 mΩ sans ancrage. Cela s'explique car le courant peut passer directement de la piste électrique au plot d'accueil, sur une grande surface. Dans ce cas, un seul nano-insert par interconnexion est suffisant pour obtenir une résistance plus faible qu'avec un micro-tube oxyde.




Figure V-20 - Comparaison de la résistance électrique et de la répartition de la densité de courant d'une interconnexion au pas de 10 μm , avant et après insertion complète, composée d'une galette d'In et d'un nano-insert : (a) ancré dans une couche de 200 nm de SiO₂, (b) sans ancrage (la métallisation est en contact avec la piste électrique)

Influence des couches constituant les nano-inserts

Lorsque le nano-insert est ancré dans une couche d'oxyde, une constriction du courant a lieu à la base de celui-ci. Pour limiter ce phénomène, une des solutions est de rendre le nano-

insert plus conducteur. Pour cela, et sans modifier les matériaux utilisés pour sa fabrication, il est possible de modifier leur épaisseur. En effet, le tungstène, qui est le métal le plus conducteur constituant le nano-insert, est recouvert de 30 nm de Ti et 30 nm de TiN. En divisant par deux ces épaisseurs, la résistance d'une interconnexion constituée d'un seul nano-insert métallisé en Au et d'une galette d'In passe de 575 mΩ à 503 mΩ, comme présenté à la Figure V-21. En supprimant complètement la couche d'accroche et en considérant ainsi un nano-insert entièrement fait de tungstène, la résistance de l'interconnexion affiche une diminution de près de 30 %, descendant à 422 mΩ.




Figure V-21 - Évolution de la résistance électrique d'une interconnexion en fonction de l'épaisseur des matériaux constituant l'interconnexion

Influence du design de la matrice de nano-inserts

De la même manière que pour les simulations mécaniques de l'insertion, 7 simulations ont été réalisées avec les designs de matrices de nano-inserts présentés à la Figure V-10. Les nano-inserts de 0,5 μm de diamètre et 1 μm de hauteur au total ont une couche d'accroche de 30 nm de Ti et 30 nm de TiN : ils sont métallisés avec une couche composée de 10 nm de Ti et 50 nm d'Al-0,5%_wCu et sont insérés de 150 nm dans un plot d'Al-0,5%_wCu. La différence de potentiel est ici appliquée de manière verticale sur des pistes électriques simplifiées, considérées comme étant uniquement en Al-0,5%_wCu, comme présenté à la Figure V-22. Les dimensions et les matériaux des différentes couches sont rappelés à la Figure V-22, et les résistances obtenues pour chaque design sont présentées à la Figure V-23 (b).




Figure V-22 - Modèle des simulations électriques des 7 designs de matrices de nano-inserts insérées de 150 nm dans un plot d'Al-0,5%wCu




Figure V-23 - Simulations électriques des 7 designs de matrices de nano-inserts insérées de 150 nm dans un plot d'Al-0,5%wCu : résistance de l'interconnexion en fonction de S_{tot}

Comme décrit précédemment, on observe ici aussi, pour un même diamètre de nano-inserts, une décroissance de la résistance électrique de l'interconnexion avec l'augmentation du nombre de nano-inserts qui la composent. À même S_{tot} , la variante comportant le plus de nano-inserts présente la résistance la plus faible. Par exemple, pour $S_{tot} = 4S$, la variante avec un seul nano-insert de 1 μm de diamètre a une résistance de 106 mΩ contre 92 mΩ pour la variante comportant 4 nano-inserts de 0,5 μm de diamètre. Cela s'explique par le fait que le courant peut se répartir plus facilement à travers l'interconnexion et n'est pas concentré au centre, forcé de passer par un seul chemin, comme illustré à la Figure V-24.




Figure V-24 - Comparaison de la résistance électrique et de la répartition de la densité de courant d'une interconnexion au pas de $10 \mu m$ constituée d'un seul nano-insert de $1 \mu m$ de diamètre ou de 4 nano-inserts de $0,5 \mu m$ de diamètre : deux configurations de même S_{tot}

V.3.3. Conclusions issues des simulations numériques sur l'optimisation du design des interconnexions à base de nano-inserts

Les simulations électriques et mécaniques des 7 designs de matrices, au nombre et au diamètre de nano-inserts variables, ne mettent pas en évidence un intérêt majeur à modifier le diamètre des nano-inserts, initialement prévu de $0,5 \mu m$, dans le cas d'interconnexions au pas de $10 \mu m$.

Du point de vue électrique, il a été mis en évidence que sans couche d'ancrage en oxyde, un seul nano-insert était suffisant pour obtenir une excellente conductivité de l'interconnexion. Cependant, dans le cas où une couche d'oxyde d'ancrage est laissée à la base du/des nano-insert(s), il est nécessaire d'avoir au moins 4 nano-inserts par interconnexion pour obtenir une résistance électrique du même ordre de grandeur que celle obtenue avec un micro-tube oxyde de variante A. De plus, l'insertion de 4 nano-inserts dans un plot d'accueil nécessite tout de même 5 fois moins de force que celle du micro-tube oxyde.

Pour diminuer la force d'assemblage d'interconnexions composées de plusieurs nano-inserts, il est possible d'optimiser leur arrangement par rapport au plot d'accueil. En effet, des nano-inserts proches des bords du plot d'accueil s'inséreront plus facilement : cependant, cela implique une précision d'alignement lors de l'assemblage qui est très compliquée à garantir de manière systématique en conditions industrielles.

Afin de maximiser le contact électrique, une forme conique de nano-insert pourrait être envisagée, afin d'optimiser la surface de contact entre le plot et le/les nano-insert(s) après insertion, sans trop augmenter la force d'assemblage. Un autre moyen d'améliorer le contact

électrique est de limiter au plus possible l'épaisseur de la couche d'accroche en Ti/TiN nécessaire à la fabrication des nano-inserts.

Grâce à ce nouveau type d'interconnexions, au procédé de fabrication simple et rapide, il apparaît donc possible d'assembler des composants de plus grands formats, en limitant les forces d'assemblage tout en étant plus tolérant au désalignement (grâce au faible encombrement des nano-inserts), et en améliorant les propriétés électriques des interconnexions. De plus, de plus faibles pas pixels, jusqu'à 2 μm peuvent ainsi être assemblés.

V.4. Fabrication d'interconnexions à des pas allant de 10 μm à 2 μm

V.4.1. Problématiques de fabrication

De premières tentatives de fabrication des nano-inserts ont été effectuées afin d'étudier la faisabilité de la réalisation de telles interconnexions. Il s'agissait de matrices de 25 nano-inserts de 0,5 μm de diamètre et d'une hauteur de 1 μm , au pas de 10 μm , métallisées avec une couche d'Au ou une couche d'Al-0,5%_wCu, présentées à la Figure V-26. Des essais d'assemblage dits mécaniques (sans possibilité de tester électriquement les interconnexions hybridées) ont aussi été réalisés dans des plots d'Al-0,5%_wCu, comme illustré à la Figure V-25, et des billes d'In (galettes refondues pour former des billes).




Figure V-25 - Image MEB d'une coupe TIC d'un assemblage de matrices de 25 nano-inserts métallisées Al-0,5%_wCu au pas de 10 μm insérées dans des plots d'Al-0,5%_wCu mécaniques

Différentes problématiques ont alors été mises en évidence. Tout d'abord, la hauteur de 1 μm des nano-inserts limite le rattrapage des défauts de planéité et de voilure des composants : il apparaît donc intéressant de fabriquer des nano-inserts plus hauts. De plus,

comme exposé à l'aide des simulations, le nombre élevé de 25 nano-inserts par interconnexion n'apporte pas un gain significatif du point de vue de la conduction électrique, d'autant plus que cela augmente la force d'assemblage nécessaire pour réaliser l'hybridation. Aussi, avec un seul nano-insert par interconnexion, en gardant un diamètre de 0,5 μm , il devient possible d'envisager des pas pixels bien plus faibles que 10 μm , jusqu'à 2 μm .

Du point de vue de la fabrication des nano-inserts, un premier point peut être amélioré : le remplissage des vias de tungstène. En effet, des « seams »⁶ et/ou des « voids » sont créés lors du dépôt de tungstène par CVD. Ce mode de dépôt implique une croissance progressive, normale à toutes les surfaces et, dans notre cas, depuis les parois vers l'axe central du via. Si l'entrée du via est refermée par le dépôt avant que les fronts de croissance se soient rejoints au centre, il n'est plus possible de continuer le remplissage : c'est ainsi qu'un seam ou des voids se forment de manière irréversible. Ceux-ci peuvent perturber la conductivité électrique mais aussi fragiliser leur tenue mécanique. Il semble donc intéressant de chercher à limiter leur présence.

Un second point de fabrication pourrait être optimisé : la gravure de révélation des nano-inserts. Il s'agit d'une gravure sèche, qui, par son procédé, ne permet pas de retirer convenablement l'oxyde sur les flancs des nano-inserts, en formant des pentes. Ces résidus d'oxyde ne permettent pas à la métallisation de reprendre directement le contact sur les parois verticales métalliques des nano-inserts. Ainsi, du point de vue électrique, le courant ne peut passer que sur la surface supérieure des nano-inserts pour rejoindre le plot d'accueil. Cela accroît donc le chemin parcouru par le courant dans la faible section des nano-inserts, augmentant donc la résistance de l'interconnexion. Il serait donc préférable, du point de vue électrique, de retirer les résidus d'oxyde sur les flancs des nano-inserts, en optimisant le procédé de gravure. Aussi, la couche d'oxyde d'ancrage pourrait être intégralement retirée, afin de mettre en contact la métallisation et les pistes électriques semi-enterrées, et ainsi grandement améliorer la conductivité électrique, notamment pour une insertion totale des nano-inserts dans les plots d'accueil. Cependant, du point de vue mécanique, cela pourrait fragiliser les nano-inserts et provoquer leur inclinaison lors de l'assemblage, surtout s'il y a un défaut de parallélisme entre les composants. De plus, le retrait total de l'oxyde pose des problèmes de fabrication pour les étapes suivantes, principalement pour les gravures, puisque

⁶ Liserés vides au centre des vias remplis de métal

les pistes électriques ne seraient plus enterrées dans l'oxyde et risqueraient d'être gravées en même temps que d'autres métaux.

Un autre enjeu apparaît avec la métallisation d'Al-0,5%_wCu. En effet, en comparaison de la métallisation Au, elle est plus épaisse et peu uniforme. La non-uniformité peut engendrer des phénomènes résistifs, et une épaisseur trop importante nécessite d'appliquer une force d'assemblage plus élevée. C'est pourquoi il serait intéressant de déposer une couche de métallisation d'Al-0,5%_wCu plus fine et plus conforme aux surfaces.

Enfin, dans le but de développer ce type d'interconnexions à plus faible pas et pour faire des économies de matériaux, il semble intéressant de fabriquer différents pas pixels sur le même wafer, ce qui implique toutefois de nombreux défis en termes de procédés de fabrication.




Figure V-26 - Coupes FIB des premiers nano-inserts fabriqués : (a) métallisés Au et (b) métallisés Al-0,5%_wCu. Identification des défauts et de paramètres de fabrication à optimiser

V.4.2. Stratégie de fabrication des nano-inserts et des plots d'accueil

Il a été décidé de réaliser des masques dont le réticule permet de réaliser des matrices aux pas de 10, 7,5, 5, 3 et 2 µm sur le même wafer. L'objectif est de réussir à fabriquer des interconnexions aux pas de 10, 7,5 et 5 µm. Ces pas pixels sont actuellement adressés avec d'autres types d'interconnexions (comme les billes d'In par exemple). Les pas de 3 et 2 µm sont des pas supplémentaires, permettant d'aller aux limites des possibilités de cette technologie dans sa forme actuelle. Deux jeux de masques ont été réalisés : un pour la

fabrication de puces bottom, avec des matrices de nano-inserts, et un pour la fabrication de puces top, avec des plots d'accueil de type plots d'Al-0,5%_wCu et des galettes d'In. Tout comme pour les micro-tubes oxyde, ces masques donnent la possibilité de fabriquer des véhicules tests (circuits de lecture et des composants actifs factices) réalisés sur un substrat en silicium de 200 mm. Des motifs de tests électriques de types peignes et daisy chains sont intégrés, afin de mesurer les taux de circuits ouverts et de courts-circuits, ainsi que la résistance des interconnexions des véhicules tests hybridés.

Ces masques donnent la possibilité de fabriquer différents designs d'interconnexions. Le Tableau V-3 synthétise les différentes variantes de matrices de nano-inserts pour chaque pas. Différentes matrices, comportant entre 1 et 5 nano-inserts à l'échelle d'un pixel, ont été réalisées. Pour chaque pas, une variante avec un seul nano-insert par interconnexion est réalisée afin de comparer les pas entre eux et valider ou non si un seul nano-insert est suffisant pour assurer une bonne conductivité électrique. Pour les pas de 10 et 7,5 µm, 3 configurations avec des répartitions différentes de 4 nano-inserts par pixel ont été dessinées. Leur but est de mettre en évidence si, à l'échelle du composant hybridé, une de ces configurations est préférable pour minimiser et homogénéiser les contraintes résiduelles dans les différentes couches. En effet, la configuration présentée à la Figure V-27 (a) possède des nano-inserts disposés à égale distance des uns des autres et des bords du plot. Les configurations présentées aux Figure V-27 (b) et (c) semblent pouvoir engendrer une répartition de contrainte plus homogène, puisque les nano-inserts sont répartis de manière plus uniforme, respectivement à l'échelle du plot d'accueil et du composant. Pour les plots d'accueil, des matrices comportant des plots ronds ou des plots carrés ont été réalisées à chaque pas.

	Pas 10 µm	Pas 7,5 µm	Pas 5 µm	Pas 3 µm	Pas 2 µm
1 nano-insert/interconnexion	x	x	x	x	x
2 nano-inserts/interconnexion				x	
3 nano-inserts/interconnexion		x	x		
4 nano-inserts/interconnexion (3 configurations)	x	x			
5 nano-inserts/interconnexion	x	x			

Tableau V-3 - Récapitulatif des variantes de puces bottom pouvant être fabriquées à chaque pas, avec le nombre de nano-inserts par interconnexion




Figure V-27 - Différentes configurations pour les variantes d'interconnexions comportant 4 nano-inserts, schématisant leur emplacement par rapport aux plots d'accueils

Etant données les capacités des différents procédés qui entrent en jeu dans la fabrication et les résultats obtenus en simulations numériques, il a été décidé de se focaliser sur des nano-inserts de $0,5\ \mu\text{m}$ de diamètre (2 hauteurs considérées : $1\ \mu\text{m}$ et $2\ \mu\text{m}$). Les plots d'Al-0,5%_wCu ont une hauteur de $3\ \mu\text{m}$; les galettes d'In aux pas de 10, 7,5 et $5\ \mu\text{m}$ sont réalisées à l'aide d'un dépôt de $3\ \mu\text{m}$ et celles aux pas de 3 et $2\ \mu\text{m}$ avec un dépôt de $2\ \mu\text{m}$.




Figure V-28 - Procédés de fabrication simplifiés des plots d'Al-0,5%_wCu et des galettes d'In

On notera que pour diminuer le nombre d'étapes de fabrication des plots d'accueil, il a été décidé de ne pas réaliser de pistes électriques enterrées pour créer les connexions inter-pixels des motifs de tests électriques, que l'on retrouve dans les daisy chains. Dans le cas des plots d'Al-0,5%_wCu, des pistes électriques sont fabriquées semi-enterrées, débouchant à la surface du wafer. Les plots d'Al-0,5%_wCu sont fabriqués directement au contact des pistes électriques. Dans le cas des galettes d'In, les connexions inter-pixels sont réalisées à l'aide des UBM. La stratégie de fabrication des plots d'accueil et de leurs connexions inter-pixels est présentée à la Figure V-28.

V.4.3. Fabrication des nouvelles interconnexions à base de nano-inserts

V.4.3.1. Plots d'Al-0,5%_wCu




Figure V-29 - Images MEB des plots d'Al-0,5%_wCu carrés et ronds de 3 μm de hauteur aux pas de 10, 7,5, 5 et 3 μm

Les plots d'Al-0,5%_wCu ont pu être fabriqués convenablement du pas de 10 μm au pas de 3 μm, et sont présentés à la Figure V-29. Un défi majeur a été de réussir à graver le dépôt d'Al-0,5%_wCu jusqu'au SiO₂ afin d'isoler électriquement les plots les uns des autres, tout en s'arrêtant sur les pistes électriques, pour ne pas rompre les connexions inter-pixels. Une des problématiques réside au niveau de la photolithographie. En effet, il est nécessaire d'avoir une épaisseur suffisante de résine dans laquelle des motifs de petites dimensions et avec un faible écartement doivent être réalisés. Par exemple, pour les pas de 2 μm, les plots font 1,4 μm de côté ou de diamètre et sont espacés au minimum de 0,6 μm. Pour la gravure par plasma, il est

nécessaire d'adapter le temps en fonction du pas et de la forme des plots souhaités. Il est cependant complexe de s'arrêter parfaitement à la surface des pistes électriques semi-enterrées. Celles-ci présentent donc des zones légèrement surgravées, comme illustré à la Figure V-30, qui ne devraient pas empêcher la conduction électrique lors des tests électriques des interconnexions des véhicules tests hybridés.




Figure V-30 - Image MEB des plots d'Al-0,5%_wCu gravés avec arrêt de la gravure sur les pistes électriques semi-enterrées




Figure V-31 - Image MEB des plots d'Al-0,5%_wCu ronds de 3 µm de hauteur au pas de 2 µm

Au pas de 2 µm, seuls les plots ronds présentés à la Figure V-31 ont pu être suffisamment gravés pour être isolés électriquement. L'épaisseur des plots et celle de la résine de photolithographie combinées au faible écart entre les plots (0,6 µm) empêchent la gravure d'être optimale entre les plots. De plus, même si les motifs ronds ont pu être gravés, on peut observer que les flancs ont été détériorés par la gravure. Ainsi, pour les pas de 2 µm, un dépôt

d'Al-0,5%_wCu de 2 μm d'épaisseur serait gravé plus facilement, tout en limitant l'endommagement des flancs.

V.4.3.2. Galettes d'In

Gravure des UBMs

Les premières problématiques de fabrication des galettes d'In sont apparues avec la fabrication des UBMs. Pour la photolithographie, l'enjeu est le même que pour les plots d'Al-0,5%_wCu : une résine, suffisamment épaisse pour être ensuite gravée, doit permettre de réaliser des motifs qui, pour les pas de 2 μm , font 1,1 μm de côté ou de diamètre pour un espacement minimal de 0,9 μm .




Figure V-32 - Images MEB avant et après optimisation de la gravure des UBMs recouverts de résine de photolithographie au pas de 2 μm et analyses EDS permettant de contrôler les couches gravées

La gravure des UBMs est une gravure ionique (IBE - *Ion Beam Etching*). Pour les plus faibles pas, l'angle de gravure a dû être adapté pour isoler électriquement les UBMs. En effet, le faible espacement de 0,9 μm est complexe à graver selon l'angle, « caché » par les flancs des UBMs (effet d'ombrage), comme illustré à la Figure V-32.

Réalisation des galettes d'In

Le deuxième défi de fabrication apparaît lors de la réalisation des galettes d'In. En effet, celles-ci doivent être suffisamment épaisses (entre 2 et 3 μm) pour que les nano-inserts

puissent y être insérés. La photolithographie est donc une étape limitante. Pour le pas le plus faible, des cavités de résine d'1,4 μm de côté ou de diamètre doivent être créées, séparées les unes des autres par un mur d'une épaisseur minimale de 0,6 μm . D'autant plus que l'épaisseur de résine doit être supérieure à l'épaisseur d'In qui sera ensuite déposée, pour être aisément retirée lors du lift-off.




Figure V-33 - Images MEB des galettes d'In carrées et rondes de 3 μm de hauteur aux pas de 10, 7,5 et 5 μm




Figure V-34 - Images MEB des galettes d'In carrées et rondes de 2 μm de hauteur aux pas de 3 et 2 μm

Du fait de ces limitations techniques, il a été choisi de réaliser des galettes de 2 μm de hauteur pour les pas de 3 et 2 μm , et des galettes de 3 μm de hauteur pour les pas plus grands, à l'aide de 2 photolithographies différentes. Cependant, au pas de 2 μm , les cavités de résine

restent très petites et on mesure moins d'In sur les galettes que ce qui est réellement déposé. Le procédé de dépôt pourrait être optimisé en adaptant certains paramètres, comme la température. Les galettes d'In de 3 μm de hauteur, fabriquées aux pas de 10, 7,5 et 5 μm , sont présentées à la Figure V-33 et celles de 2 μm de hauteur, aux pas de 3 et 2 μm , sont présentées à la Figure V-34.

V.4.3.3. Nano-inserts




Figure V-35 - Images MEB des matrices de nano-inserts comportant un seul nano-insert de 1 μm et 2 μm de hauteur, à l'échelle d'un pixel, métallisés Al-0,5%_wCu et Au

Des interconnexions constituées, à l'échelle d'un pixel, d'une matrice comportant entre 1 et 5 nano-inserts de 1 ou 2 μm de hauteur pour 0,5 μm de diamètre, ont pu être fabriquées

et isolées électriquement du pas de 10 au pas de 2 μm . Les matrices de nano-inserts ont été fabriquées avec deux types de métallisation, identiques à celles des micro-tubes oxyde : Al-0,5%_wCu et Au. La Figure V-35 présente les matrices composées d'un seul nano-insert de 1 ou 2 μm de hauteur du pas de 10 au pas de 2 μm métallisés avec une couche d'Al-0,5%_wCu ou d'or.

La fabrication des nano-inserts est identique, quelle que soit la métallisation, jusqu'à cette étape. Tout au long du développement de cette fabrication, différents procédés (photolithographies, dépôts, gravures) ont dû être poussés dans leurs limites techniques.

Gravure des vias dans le SiO_2

La première difficulté technique est la gravure de vias avec un fort aspect ratio (supérieur à 5) dans le SiO_2 , débouchant sur les pistes électriques enterrées. En effet, pour la réalisation de nano-inserts de 2 μm de hauteur pour 0,5 μm de diamètre, il est nécessaire de graver préalablement des vias de mêmes dimensions dans du SiO_2 , par gravure plasma. Ce type de gravure donne un effet « tonneau » aux vias, qui a été minimisé autant que possible, comme illustré à la Figure V-36.




Figure V-36 - Coupes FIB de vias gravés dans le SiO_2 avec reprise de contact en fond sur les pistes électriques : (a) d'une hauteur de 1 μm et (b) d'une hauteur de 2 μm (avec AR : aspect ratio)

Remplissage des vias de W

La deuxième étape limitante de la fabrication des nano-inserts est le remplissage des vias de tungstène. Ce dernier est déposé par CVD, c'est-à-dire que la croissance de la couche va se

faire perpendiculairement à toutes les surfaces. Ainsi, le léger effet tonneau des vias engendre la création d'un seam et/ou de voids, puisque les zones avec un diamètre plus faible vont se refermer avant le reste du via, empêchant ainsi la croissance de la couche dans cette zone. Préalablement au dépôt de tungstène, deux fines couches de quelques nanomètres de Ti et de TiN sont déposées afin de reprendre le contact sur l'oxyde et promouvoir la croissance du tungstène. Ces couches peuvent être déposées par PVD ou par CVD. Dans le cas d'un dépôt par PVD, une épaisseur de métal plus importante est déposée sur les parois horizontales que sur les parois verticales, provoquant un effet « casquette » à l'entrée du via. L'entrée de ce dernier se trouve alors refermée, rendant impossible le dépôt de tungstène. Le dépôt de Ti/TiN/W a été optimisé pour les vias de 1 et 2 μm de hauteur, comme présenté à la Figure V-37. Cependant, avec la légère forme de tonneau des vias, il n'a pas été possible de s'affranchir complètement des seams, même s'ils sont très faibles pour ceux de 1 μm .





Figure V-37 - Coupes FIB des vias remplis de tungstène : (a) d'une hauteur de 1 μm et (b) d'une hauteur de 2 μm

Gravure de révélation des nano-inserts

C'est ensuite l'étape de révélation des nano-inserts par gravure de l'oxyde qu'il a fallu optimiser. L'objectif était de retirer un maximum d'oxyde sur les flancs des nano-inserts et d'assurer ensuite une bonne reprise de contact électrique entre les nano-inserts et la métallisation, sur la plus grande surface de nano-insert possible. Pour ce faire, une gravure plasma permet d'abord de retirer un maximum d'oxyde, tout en laissant une couche d'ancrage d'environ 0,2 μm d'épaisseur à la base des nano-inserts.


Cependant, ce procédé laisse une fine couche d'oxyde en pente sur la paroi des nano-inserts. Pour la retirer, une gravure humide à l'acide fluorhydrique (HF) est réalisée. Comme présenté à la Figure V-38, la couche d'oxyde est retirée sur au moins 60 % de la hauteur des

nano-inserts, permettant par la suite à cette zone d'être en contact électrique direct avec la métallisation.




Métallisation Al-0,5%_wCu

La dernière étape présentant des difficultés techniques est la métallisation. La variante de métallisation en Al-0,5%_wCu présente une problématique au niveau du dépôt de métal. En effet, il est complexe de déposer une faible épaisseur d'Al-0,5%_wCu peu rugueux sur une surface avec une topologie importante. Un dépôt PVD de 10 nm de TiN est d'abord réalisé pour reprendre le contact sur le métal des nano-inserts et l'oxyde, suivi d'un dépôt PVD d'Al-0,5%_wCu de 100 nm. Les paramètres de dépôt ont été optimisés pour obtenir une faible rugosité, mais celle-ci reste tout de même importante par rapport aux dimensions des nano-inserts, comme illustré à la Figure V-39. Il est aussi nécessaire d'optimiser la photolithographie afin d'obtenir des motifs bien résolus pour tous les pas pixels présents sur les plaques. La gravure plasma de la métallisation, permettant d'isoler les interconnexions électriquement, n'est pas particulièrement critique étant donné la faible épaisseur de métal.



(a)




(b)


Figure V-39 - Images MEB de la métallisation Al-0,5%wCu sur : (a) une matrice de 4 nano-inserts de 2 μm de hauteur au pas de 10 μm et (b) des nano-inserts d'une hauteur de 2 μm au pas de 2 μm

Métallisation Au

Dans le cas de la métallisation Au, c'est un dépôt PVD de 20 nm de Ti qui est réalisé, suivi d'un dépôt PVD de 50 nm d'Au, comme illustré à la Figure V-40. Tout comme pour la métallisation d'Al-0,5%wCu, il est nécessaire d'optimiser la photolithographie pour obtenir des motifs nettement résolus pour les pas de 10 μm , comme pour les pas de 2 μm . C'est ici la gravure IBE qui est complexe, pour les mêmes raisons que pour la gravure des UBM. En effet, avec la forte topologie liée à la présence des nano-inserts, une épaisseur importante de résine est nécessaire. Au pas de 2 μm , l'espacement le plus faible à graver est de 0,6 μm . Avec les murs de résine, il est donc complexe pour le faisceau d'ions d'accéder à cette zone. L'angle et le temps de gravure doivent être modifiés pour réussir à isoler électriquement les interconnexions à petits pas.



(a)



(b)

Figure V-40 - Images MEB de la métallisation Au sur : (a) une matrice de 4 nano-inserts de 2 μm de hauteur au pas de 10 μm et (b) des nano-inserts d'une hauteur de 2 μm au pas de 2 μm

V.5. Conclusion

La nouvelle technologie d'interconnexions hybridées par l'insertion à température ambiante de nano-inserts dans des plots d'accueil ductiles présente un fort intérêt pour répondre aux limitations des interconnexions à base de micro-tubes oxyde.

En effet, les différentes simulations numériques mécaniques et électriques ont mis en évidence l'intérêt du développement de telles interconnexions, permettant d'obtenir des résistances électriques du même ordre de grandeur qu'avec les micro-tubes oxyde (dès 4 nano-inserts par interconnexion à base de plot d'Al-0,5%_wCu, une résistance de 236 mΩ est atteinte contre 220 mΩ pour un micro-tube de variante A), voire plus faibles, tout en diminuant les forces d'assemblage nécessaires (1 nano-insert de 0,5 μm de diamètre requiert 5 fois moins de force qu'un micro-tube de variante A pour s'insérer de la même profondeur). De plus, le procédé de fabrication des nano-inserts est plus simple, plus rapide, et donc moins coûteux que celui des micro-tubes oxyde, tout en restant totalement compatible avec les procédés de fabrication traditionnels de fonderie. Les nano-inserts sont aussi adaptés à la diminution du pas pixel, avec une géométrie permettant de les fabriquer à plus faible pas pixel que les micro-tubes oxyde tout en étant plus tolérants au désalignement lors de l'assemblage.

Durant cette thèse, des véhicules tests permettant l'assemblage d'interconnexions aux pas de 10 μm, 7,5 μm, 5 μm, 3 μm et 2 μm ont pu être fabriqués avec succès. Des plots d'accueil en Al-0,5%_wCu ou de type galettes d'In ont été réalisés pour cela et plusieurs variantes de matrices de nano-inserts comprenant entre 1 et 5 nano-inserts, de 1 ou 2 μm de hauteur et métallisés avec une couche d'Au ou d'Al-0,5%_wCu, ont été considérés. Le développement de ces procédés de fabrication étant chronophage et faisant face à différents aléas liés aux équipements, d'autres designs (dimensions et matériaux) n'ont pas pu être explorés et l'assemblage de ces interconnexions a seulement été initié. La suite de ces développements fera donc l'objet de futures études.

Conclusion générale

Les développements de l'industrie de la microélectronique sont conduits par une volonté de miniaturisation et de diversification. Dans le domaine du packaging de composants photoniques, cela se traduit par une diminution du pas pixel, permettant une augmentation de la résolution des systèmes, et par l'intégration 3D des différentes fonctions. La technologie d'assemblage flip-chip permet d'assembler verticalement le composant actif et le circuit de lecture par le biais d'interconnexions assurant la liaison électrique et mécanique entre les deux puces, au niveau de chaque pixel. Cependant, les procédés traditionnels tels que le brasage ou la thermocompression rencontrent des problématiques à faible pas pixel, liés à l'hétérogénéité des matériaux constitutifs (CTE éloignés) de ces architectures. Les chargements thermomécaniques qu'ils subissent lors de l'assemblage engendrent des désalignements et la génération de contraintes résiduelles qui peuvent alors respectivement compromettre cette étape et leur fiabilité en service. Dans ce contexte, l'assemblage par insertion à température ambiante s'avère être une solution adaptée pour limiter ces problématiques qui deviennent prépondérantes à faible pas pixel ($\leq 10 \mu\text{m}$). De plus, cette technique permet de s'affranchir de l'utilisation de chimie de désoxydation, d'accroître les cadences d'assemblage et donc d'en limiter les coûts. Le CEA Leti développe donc ce procédé d'hybridation via la mise en œuvre de différentes filières d'interconnexions qui doivent répondre à plusieurs critères pour concurrencer les solutions existantes. Parmi ceux-ci, on retrouve la capacité à rattraper les défauts de planéité et de voilure des composants lors de l'assemblage, nécessitant une hauteur suffisante des interconnexions. Leur design doit aussi leur permettre d'être tolérantes aux précisions d'alignement des équipements de flip-chip de l'ordre de $0,3 \mu\text{m}$. Enfin, toujours dans une volonté de transfert industriel, leur fabrication requiert d'être simple, rapide et intégralement compatible avec les procédés traditionnels de fonderie.

Les solutions innovantes développées dans cette thèse avaient donc pour objectif de comprendre puis de lever les verrous technologiques limitant l'efficacité et donc la faisabilité des procédés de fabrication. Les matériaux utilisés, le design des interconnexions et les efforts mis en jeu ont été étudiés afin d'optimiser les performances en termes de contact électrique

et mécanique. Pour cela, l'approche a consisté à combiner étude numérique par modélisation EF et expérimentations pour valider les principaux résultats.

Dans le cas des micro-tubes oxydes, un modèle EF mécanique a donc été développé pour simuler l'insertion des deux parties des interconnexions (micro-tube oxyde métallisé et plot d'accueil ductile) et ainsi estimer la force d'assemblage et la répartition des contraintes et déformations dans les différentes couches en fonction du design des interconnexions. De la même façon, un modèle EF électrique a été mis en place afin de comprendre la répartition de la densité de courant électrique à travers l'interconnexion et d'identifier les phénomènes résistifs induits par leur géométrie. Ces modèles ont été validés au niveau expérimental par le biais de véhicules tests dont la caractérisation morphologique et électrique a permis de relier la force d'assemblage et la résistance électrique d'une interconnexion à la profondeur d'insertion. Ils ont ensuite été utilisés pour optimiser le design des interconnexions (géométrie et matériaux) au travers des paramètres permettant de réduire la force d'assemblage et la résistance électrique :

- Réduction de la force d'assemblage : cela nécessite une réduction du diamètre des plots d'accueil et l'augmentation de leur hauteur (réduction de la force de plus de 40 % lorsque le diamètre du plot est divisé par 1,5 pour 1 μm d'insertion sur la configuration étudiée), l'utilisation d'indium comme matériau constitutif plutôt que de l'Al-0,5%_wCu (force divisée par 17 environ sur la configuration étudiée) et la minimisation de l'épaisseur de la paroi du micro-tube oxyde et de celle de la métallisation (réduction de la force d'environ 20 % lorsque l'épaisseur de la paroi passe de 600 à 300 nm pour 1 μm d'insertion sur la configuration étudiée).

- Réduction de la résistance électrique : il a été identifié que la profondeur d'insertion devait être maximisée (afin de minimiser le trajet du courant dans la métallisation) tout comme le diamètre intérieur des micro-tubes oxyde et l'épaisseur de la métallisation sur la paroi verticale interne (afin d'accroître la section de passage du courant dans la métallisation). Une combinaison judicieuse de matériaux pour la métallisation et le plot d'accueil doit également être envisagée (jusqu'à 40 m Ω de gain en passant d'une épaisseur de 100 à 200 nm pour la configuration étudiée).

Les valeurs prédites par les modèles ont pu être vérifiées expérimentalement : l'évolution de la force d'assemblage en fonction la profondeur d'insertion suit bien le modèle, les

déformations subies sont correctement prédites et la résistance électrique des interconnexions tend bien vers les valeurs simulées pour une forte profondeur d'insertion ($> 1 \mu\text{m}$). L'impact de certaines modifications au niveau du design (épaisseur de la paroi et diamètre intérieur du micro-tube oxyde, matériau du plot d'accueil) a également pu être vérifié à l'aide de véhicules tests fabriqués dans ce but : ces derniers ont, en outre, permis de mettre en évidence des phénomènes (création d'IMCs, présence de couches d'oxyde natif) que les simulations numériques ne permettent pas de prédire alors qu'ils ont un impact non négligeable, notamment sur les performances électriques des interconnexions (rendement et présence de court-circuit). Il a été démontré que les interconnexions à base de galettes d'In permettent d'avoir une résistance d'interconnexion uniforme à l'échelle du composant, dès une faible profondeur d'insertion, grâce à la formation d'IMC AuIn_2 , en assurant un rendement de 100%. Cependant, à forte insertion, l'occurrence de courts-circuits augmente. Il a aussi été mis en évidence que la résistance électrique des interconnexions pouvait être améliorée par un léger recuit permettant l'amplification des phénomènes de diffusion/réaction à l'interface Au/In . Pour les interconnexions à base de plots d' $\text{Al-0,5\%}_w\text{Cu}$, il n'y a pas de liaison chimique créée entre la métallisation et le plot d'accueil. Il est alors nécessaire que l'insertion soit suffisamment importante pour que la déformation des couches et la rupture de l'oxyde natif permettent de créer des zones de contact électrique satisfaisantes et uniformes sur l'ensemble des composants. Cette variante d'interconnexion est tout de même avantageuse puisqu'aucun court-circuit n'est jamais détecté, même à forte insertion.

Finalement, les interconnexions à base de micro-tubes développées durant cette thèse ont atteint leurs meilleures performances pour un rendement de 100 %, sans court-circuit, avec une résistance de :

- 230 m Ω /interconnexion pour des micro-tubes oxyde A métallisés $\text{Al-0,5\%}_w\text{Cu}$ insérés dans des plots d' $\text{Al-0,5\%}_w\text{Cu}$ à une force de 9 700 μN /interconnexion,
- 670 m Ω /interconnexion pour des micro-tubes oxyde A métallisés Au insérés dans des galettes d'In à une force de 700 μN /interconnexion.

Ces nouvelles interconnexions ayant montré leurs performances, elles pourront être réalisées sur des composants fonctionnels (détecteur IR refroidi ou micro-écran par exemple). Il sera ainsi possible de mettre en évidence le gain en termes de fiabilité des composants par rapport aux interconnexions traditionnelles. Elles restent cependant encore limitées pour

certaines applications, du fait de leur design et leur procédé de fabrication, pour assembler des composants à de plus faibles pas pixels, notamment à cause de leur faible tolérance au désalignement.

C'est pour répondre à ces limitations que les nano-inserts ont été imaginés : les modèles mis en place pour l'étude des micro-tubes oxyde ont montré l'intérêt d'envisager de nouvelles interconnexions à l'âme conductrice. En effet, les nano-inserts dans des plots ductiles permettent à la fois une atténuation de l'impact du désalignement pour une réduction du pas pixel jusqu'à 2 μm , une fabrication plus simple et plus rapide, toujours avec des procédés compatibles avec les équipements traditionnels de fonderie, et enfin une réduction de la force d'assemblage (divisée par 6 pour 4 nano-inserts dans un plot d'Al-0,5%_wCu au pas de 10 μm par rapport à un micro-tube oxyde de variante A) tout en garantissant une résistance d'interconnexion équivalente (236 m Ω simulés pour 4 nano-inserts dans un plot d'Al-0,5%_wCu au pas de 10 μm). La fabrication des différentes parties de ces interconnexions (nano-inserts métallisé Au et Al-0,5%_wCu, plot d'Al-0,5%_wCu et galettes d'In) a aussi été optimisée durant cette thèse pour obtenir des interconnexions aux pas de 10 μm , 7,5 μm , 3 μm et 2 μm . Compte tenu des très faibles dimensions mises en jeu, de nombreux défis ont été rencontrés à chaque étape et des solutions ont été mises en place pour pousser les procédés au niveau de leurs limites et ainsi obtenir des véhicules tests fonctionnels. Toutefois, si des premiers véhicules tests ont ainsi pu voir le jour, ce n'est que la première étape : il est encore possible d'améliorer les procédés de fabrication, notamment pour augmenter la hauteur des nano-inserts au-delà de 2 μm , ce qui assurerait le rattrapage de défauts de voilure et de planéité importants. Une étude expérimentale plus complète doit enfin être réalisée, à travers des caractérisations morphologiques et électriques systématiques, afin de valider tous les résultats issus des simulations numériques et le gain potentiel par rapport aux micro-tubes, pour espérer augmenter la fiabilité et la durée de vie des composants.

Les travaux menés durant cette thèse offrent ainsi de nouvelles possibilités pour les industriels du packaging de composants photoniques. Il paraît possible de concurrencer les procédés d'assemblages traditionnels et de pallier certaines limitations liées à l'hétérogénéité des matériaux et à la miniaturisation grâce à une technologie d'assemblage à température ambiante à base d'interconnexions facilement industrialisables jusqu'au pas de 2 μm , tout en limitant certaines problématiques.

Références

- [1] W. Arden, M. Brillouët, P. Cogez, M. Graef, B. Huizing, R. Mahnkopf, “More-than-Moore” White Paper, The International Technology Roadmap for Semiconductors (ITRS) (2010).
- [2] J.-L. Diot, Packaging des circuits intégrés, Techniques de l’ingénieur (2017).
- [3] G. Poupon, Procédés de packaging et d’interconnexion de composants électroniques, Techniques de l’ingénieur (2016).
- [4] R. Mathur, A. Kumar, L. John, J. Kulkarni, Thermal-Aware Design Space Exploration of 3D Systolic ML Accelerators, IEEE Journal on Exploratory Solid-State Computational Devices and Circuits PP (2021) 1–1. <https://doi.org/10.1109/JXCDC.2021.3092436>.
- [5] Néovision, Neovision (2018). <https://neovision.fr> (accessed May 28, 2023).
- [6] MicroLED Microdisplays | MicroLED-Info, (n.d.). <https://www.microled-info.com> (accessed May 28, 2023).
- [7] LYNRED, DAPHNIS-HD MW, Lynred.Com (2023). <https://lynred.com/sites/default/files/2019-05/lynred-fiche-daphnis-hd-mw.pdf>.
- [8] S. Manda, R. Matsumoto, S. Saito, S. Maruyama, H. Minari, T. Hirano, T. Takachi, N. Fujii, Y. Yamamoto, Y. Zaizen, T. Hirano, H. Iwamoto, High-definition Visible-SWIR InGaAs Image Sensor using Cu-Cu Bonding of III-V to Silicon Wafer, in: 2019 IEEE International Electron Devices Meeting (IEDM), 2019: p. 16.7.1-16.7.4. <https://doi.org/10.1109/IEDM19573.2019.8993432>.
- [9] J.H. Lau, Flip Chip Technologies, McGraw-Hill, New York, 1996.
- [10] P. Garrou, C. Bower, P. Ramm, Handbook of 3D Integration. Technology and Applications of 3D Integrated Circuits, WILEY-VCH Verlag GmbH&Co. KGaA, 2008. <https://doi.org/10.1002/9783527623051>.
- [11] More Moore, The International Roadmap For Devices And Systems : 2022 (IRDS) (2022).
- [12] O. Maillart, S. Renet, F. Berger, A. Gueugnot, S. Bisotto, S. Gout, L. Mathieu, Y. Goiran, T. Chaira, Assembly of very fine pitches Infrared focal plane array with indium micro balls, in: 2019 22nd European Microelectronics and Packaging Conference & Exhibition (EMPC), IEEE, Pisa, Italy, 2019: pp. 1–6. <https://doi.org/10.23919/EMPC44848.2019.8951830>.
- [13] D. Taneja, M. Volpert, L. Mendizabal, T. Chaira, D. Henry, F. Hodaj, Towards Reliable 10µm Pitch Assembly Using Cu/Ni/SnAg based Interconnects, in: 19th Electronics Packaging Technology Conference (EPTC), IEEE, 2017.
- [14] FC300, SET (n.d.). <https://set-sas.fr> (accessed May 29, 2023).
- [15] J.F. Kuhmann, D. Pech, In situ observation of the self-alignment during FC-bonding under vacuum with and without H₂, IEEE Photon. Technol. Lett. 8 (1996) 1665–1667. <https://doi.org/10.1109/68.544712>.
- [16] F. Marion, J.-L. Ouvrier-Buffet, D. Marion, Système de composant à hybrider autorisant un défaut de planéité, WO/1999/016120, 1999.
- [17] L. Duperrex, R. Pesci, P. Le Boterf, O. Maillart, Simulation and measurement of residual stress and warpage in a HgCdTe-based infrared detector at 100 K, Materials Science and Engineering: A 813 (2021) 141148. <https://doi.org/10.1016/j.msea.2021.141148>.
- [18] G. Lasfargues, B. Chambion, M. Volpert, F. Berger, D. Taneja, D. Henry, Presentation of Different Fine Pitch Interconnection Technologies Developed for Optic Applications, in: 7th Electronic System-Integration Technology Conference (ESTC), IEEE, Dresden, 2018. <https://doi.org/10.1109/ESTC.2018.8546364>.

- [19] M.R. Lueck, C.W. Gregory, D. Malta, A. Huffman, J.M. Lannon, D.S. Temple, High density interconnect bonding of heterogeneous materials using non-collapsible microbumps at 10 μ m pitch, in: 2013 IEEE International 3D Systems Integration Conference (3DIC), IEEE, San Francisco, CA, USA, 2013: pp. 1–5. <https://doi.org/10.1109/3DIC.2013.6702387>.
- [20] M.G. Williams, R.D. Tomlinson, M.J. Hampshire, X-ray determination of the lattice parameters and thermal expansion of cadmium telluride in the temperature range 20–420°C, *Solid State Communications* 7 (1969) 1831–1832. [https://doi.org/10.1016/0038-1098\(69\)90296-8](https://doi.org/10.1016/0038-1098(69)90296-8).
- [21] T. Middelmann, A. Walkov, G. Bartl, R. Schödel, Thermal expansion coefficient of single-crystal silicon from 7 K to 293 K, *Phys. Rev. B* 92 (2015) 174113. <https://doi.org/10.1103/PhysRevB.92.174113>.
- [22] P.W. Norton, J.A. Stobie, P.H. Zimmermann, Structure for improving interconnect reliability of focal plane arrays, US4943491A, 1990. <https://patents.google.com/patent/US4943491A/en> (accessed October 19, 2023).
- [23] T. Bria, Etude de mécanismes d'hybridation pour les détecteurs d'imagerie Infrarouge, thèse de doctorat, Université Paris Sud - Paris XI, 2012. <https://tel.archives-ouvertes.fr/tel-00773021> (accessed August 31, 2020).
- [24] H.-W. Hu, K.-N. Chen, Development of low temperature Cu Cu bonding and hybrid bonding for three-dimensional integrated circuits (3D IC), *Microelectronics Reliability* 127 (2021) 114412. <https://doi.org/10.1016/j.microrel.2021.114412>.
- [25] Y. Kagawa, H. Hashiguchi, T. Kamibayashi, M. Haneda, N. Fujii, S. Furuse, T. Hirano, H. Iwamoto, Impacts of Misalignment on 1 μ m Pitch Cu-Cu Hybrid Bonding, in: 2020 IEEE International Interconnect Technology Conference (IITC), IEEE, San Jose, CA, USA, 2020: pp. 148–150. <https://doi.org/10.1109/IITC47697.2020.9515663>.
- [26] J.H. Lau, Recent Advances and Trends in Cu–Cu Hybrid Bonding, *IEEE Trans. Compon., Packag. Manufact. Technol.* 13 (2023) 399–425. <https://doi.org/10.1109/TCPMT.2023.3265529>.
- [27] Akitsu Shigetou, Toshihiro Itoh, Kanako Sawada, Tadatomo Suga, Bumpless interconnect of 6 μ m pitch Cu electrodes at room temperature, in: 2008 58th Electronic Components and Technology Conference, IEEE, Lake Buena Vista, FL, USA, 2008: pp. 1405–1409. <https://doi.org/10.1109/ECTC.2008.4550161>.
- [28] K. Iwanabe, T. Asano, Room-temperature bonding mechanism of compliant bump with ultrasonic assist, in: 2015 International 3D Systems Integration Conference (3DIC), IEEE, Sendai, Japan, 2015: p. TS8.15.1-TS8.15.4. <https://doi.org/10.1109/3DIC.2015.7334584>.
- [29] B.T. Tung, F. Kato, N. Watanabe, S. Nemoto, K. Kikuchi, M. Aoyagi, 15- μ m-pitch Cu/Au interconnections relied on self-aligned low-temperature thermosonic flip-chip bonding technique for advanced chip stacking applications, *Jpn. J. Appl. Phys.* 53 (2014) 04EB04. <https://doi.org/10.7567/JJAP.53.04EB04>.
- [30] F. Wang, Y. Chen, Modeling study of thermosonic flip chip bonding process, *Microelectronics Reliability* 52 (2012) 2749–2755. <https://doi.org/10.1016/j.microrel.2012.03.029>.
- [31] B.T. Tung, N. Watanabe, F. Kato, K. Kikuchi, M. Aoyagi, Flip-chip bonding alignment accuracy enhancement using self-aligned interconnection elements to realize low-temperature construction of ultrafine-pitch copper bump interconnections, in: 2014 IEEE 64th Electronic Components and Technology Conference (ECTC), IEEE, Orlando, FL, USA, 2014: pp. 62–67. <https://doi.org/10.1109/ECTC.2014.6897268>.

- [32] N. Watanabe, T. Asano, Room-Temperature Cu–Cu Bonding in Ambient Air Achieved by Using Cone Bump, *Appl. Phys. Express* 4 (2011) 016501. <https://doi.org/10.1143/APEX.4.016501>.
- [33] N. Watanabe, T. Asano, Characteristics of a Novel Compliant Bump for 3-D Stacking With High-Density Inter-Chip Connections, *IEEE Trans. Compon., Packag. Manufact. Technol.* 1 (2011) 83–91. <https://doi.org/10.1109/TCPMT.2010.2101450>.
- [34] M. Fendler, C. Davoine, F. Marion, D. Saint-Patrice, R. Fortunier, H. Ribot, A Fluxless and Low-Temperature Flip Chip Process Based on Insertion Technique, *IEEE Trans. Comp. Packag. Technol.* 32 (2009) 207–215. <https://doi.org/10.1109/TCAPT.2008.2005099>.
- [35] F. Marion, S. Bisotto, F. Berger, A. Gueugnot, L. Mathieu, D. Henry, F. Templier, T. Catelain, A Room Temperature Flip-Chip Technology for High Pixel Count Micro-Displays and Imaging Arrays, in: 2016 IEEE 66th Electronic Components and Technology Conference (ECTC), IEEE, Las Vegas, NV, USA, 2016: pp. 929–935. <https://doi.org/10.1109/ECTC.2016.39>.
- [36] D. Saint-Patrice, F. Marion, M. Fendler, G. Dumont, J. Garrione, V. Mandrillon, F. Greco, M. Diop, C. Largeron, H. Ribot, New reflow soldering and tip in buried box (TB2) techniques for ultrafine pitch megapixels imaging array, in: 2008 58th Electronic Components and Technology Conference, IEEE, Lake Buena Vista, FL, USA, 2008: pp. 46–53. <https://doi.org/10.1109/ECTC.2008.4549949>.
- [37] M. Fendler, F. Marion, D. Saint Patrice, V. Mandrillon, F. Berger, H. Ribot, Technological and Electrical Performances of Ultrafine-Pitch Flip-Chip Assembly Based on Room-Temperature Vertical Interconnection, *IEEE Trans. Compon., Packag. Manufact. Technol.* 1 (2011) 291–298. <https://doi.org/10.1109/TCPMT.2011.2107741>.
- [38] B. Goubault de Brugiere, Interconnexions haute densité et intégration 3D : étude du contact mécanique et électrique réalisé par insertion de micro-tubes, thèse de doctorat, Université de Lorraine, 2012.
- [39] A. Bedoin, B.G. de Brugière, F. Marion, F. Berger, M. Fendler, M. Volpert, H. Ribot, Micro-tube insertion into aluminum pads: Simulation and experimental validations, *Additional Conferences (Device Packaging, HiTEC, HiTEN, & CICMT) 2013* (2013) 000841–000861. <https://doi.org/10.4071/2013DPC-tp24>.
- [40] F. Marion, B. Goubault, A. Bedoin, M. Volpert, F. Berger, A. Gueugnot, R. Anciant, H. Ribot, Aluminum to Aluminum bonding at room temperature, in: 2013: pp. 146–153. <https://doi.org/10.1109/ECTC.2013.6575565>.
- [41] F. Roustaie, S. Quednau, F. Dassinger, O. Birlem, Room Temperature Interconnection Technology for Bonding Fine Pitch Bumps Using NanoWiring, KlettWelding, KlettSintering and KlettGlueing, in: 2020 15th International Microsystems, Packaging, Assembly and Circuits Technology Conference (IMPACT), IEEE, Taipei, Taiwan, 2020: pp. 168–171. <https://doi.org/10.1109/IMPACT50485.2020.9268570>.
- [42] F. Roustaie, S. Quednau, F. Weissenborn, O. Birlem, D. Riehl, X. Ding, A. Kramer, K. Hofmann, Room Temperature KlettWelding Interconnect Technology for High Performance CMOS Logic, in: 2021 IEEE 71st Electronic Components and Technology Conference (ECTC), IEEE, San Diego, CA, USA, 2021: pp. 371–376. <https://doi.org/10.1109/ECTC32696.2021.00069>.
- [43] W. Kpobie, N. Bonfoh, C. Dreistadt, M. Fendler, P. Lipinski, Three-Dimensional Thermomechanical Simulation of Fine-Pitch High-Count Ball Grid Array Flip-Chip Assemblies, *Journal of Electronic Materials* 43 (2014). <https://doi.org/10.1007/s11664-013-2669-x>.

- [44] L. Duperrex, R. Pesci, P. Le Boterf, O. Maillart, Simulation and measurement of residual stress and warpage in a HgCdTe-based infrared detector at 100 K, *Materials Science and Engineering: A* 813 (2021) 141148. <https://doi.org/10.1016/j.msea.2021.141148>.
- [45] X. Cheng, C. Liu, V.V. Silberschmidt, Numerical analysis of thermo-mechanical behavior of indium micro-joint at cryogenic temperatures, *Computational Materials Science* 52 (2012) 274–281. <https://doi.org/10.1016/j.commatsci.2010.12.026>.
- [46] A.L. Lebaudy, R. Pesci, B. Piotrowski, Multilayer CdHgTe-based infrared detector: 2D/3D microtomography, synchrotron emission and finite element modelling with stress distribution at room temperature and 100 K, *Materialia* 9 (2020) 100511. <https://doi.org/10.1016/j.mtla.2019.100511>.
- [47] A. Afripin, B. Carpenter, T. Hauck, Finite Element Analysis of Copper Pillar Interconnect Stress of Flip-chip Chip-Scale Package, in: 2021 22nd International Conference on Thermal, Mechanical and Multi-Physics Simulation and Experiments in Microelectronics and Microsystems (EuroSimE), IEEE, St. Julian, Malta, 2021: pp. 1–5. <https://doi.org/10.1109/EuroSimE52062.2021.9410879>.
- [48] B. Goubault de Brugière, F. Marion, M. Fendler, V. Mandrillon, A. Hazotte, M. Volpert, H. Ribot, Electro-mechanical studies of micro-tube insertion into Al–Cu pads for 10µm pitch interconnection technology and 3D applications, *Microelectronic Engineering* 107 (2013) 84–90. <https://doi.org/10.1016/j.mee.2012.10.021>.
- [49] S. Stoyanov, C. Bailey, R. Waite, C. Hicks, T. Golding, Modelling Indium Interconnects for Ultra Fine-Pitch Focal Plane Arrays, in: 2020 19th IEEE Intersociety Conference on Thermal and Thermomechanical Phenomena in Electronic Systems (ITherm), IEEE, Orlando, FL, USA, 2020: pp. 1139–1146. <https://doi.org/10.1109/ITherm45881.2020.9190397>.
- [50] K.-N. Tu, Electromigration in Flip Chip Solder Joints, in: K.-N. Tu (Ed.), *Solder Joint Technology: Materials, Properties, and Reliability*, Springer, New York, NY, 2007: pp. 245–288. https://doi.org/10.1007/978-0-387-38892-2_9.
- [51] Y.W. Chang, H.Y. Peng, R.W. Yang, C. Chen, T.C. Chang, C.J. Zhan, J.Y. Juang, A.T. Huang, Analysis of bump resistance and current distribution of ultra-fine-pitch microbumps, *Microelectronics Reliability* 53 (2013) 41–46. <https://doi.org/10.1016/j.microrel.2012.08.021>.
- [52] J. Jourdon, S. Lhostis, S. Moreau, N. Bresson, P. Salome, H. Fremont, Evaluation of Hybrid Bonding Interface Quality by Contact Resistivity Measurement, *IEEE Trans. Electron Devices* 66 (2019) 2699–2703. <https://doi.org/10.1109/TED.2019.2910528>.
- [53] V. Simić, Ž. Marinković, Thin film interdiffusion of Au and In at room temperature, *Thin Solid Films* 41 (1977) 57–61. [https://doi.org/10.1016/0040-6090\(77\)90009-8](https://doi.org/10.1016/0040-6090(77)90009-8).
- [54] J.-P. Jan, W.B. Pearson, Electrical properties of AuAl₂, AuGa₂ and AuIn₂, *Philosophical Magazine* 8 (1963) 279–284. <https://doi.org/10.1080/14786436308211125>.
- [55] R. Timsit, Some Fundamental Properties of Aluminum-Aluminum Electrical Contacts, *IEEE Transactions on Components, Hybrids, and Manufacturing Technology* 3 (1980) 71–79. <https://doi.org/10.1109/TCHMT.1980.1135582>.
- [56] Leica EM TIC 3X Découpe ionique en Cross section, (n.d.). <https://www.leica-microsystems.com/fr/produits/preparation-dechantillons-pour-metmeb/p/leica-em-tic-3x/> (accessed June 5, 2023).
- [57] JSM-IT500HR InTouchScope™ Scanning Electron Microscope | Products | JEOL Ltd., JSM-IT500HR InTouchScope™ Scanning Electron Microscope | Products | JEOL Ltd. (n.d.). <https://www.jeol.com/> (accessed June 8, 2023).

- [58] M.D. Diop, Contribution à l'étude mécanique et électrique du contact localisé : Adaptation de la nanoidendation à la micro-insertion, thèse de doctorat, Ecole Nationale Supérieure des Mines de Saint-Etienne, 2009.
- [59] P.G. Slade, *Electrical Contacts: Principles and Applications*, Second Edition, CRC Press, 2017.
- [60] N. Agraït, Quantum properties of atomic-sized conductors, *Physics Reports* 377 (2003) 81–279. [https://doi.org/10.1016/S0370-1573\(02\)00633-6](https://doi.org/10.1016/S0370-1573(02)00633-6).
- [61] M.A. Hopcroft, W.D. Nix, T.W. Kenny, What is the Young's Modulus of Silicon?, *J. Microelectromech. Syst.* 19 (2010) 229–238. <https://doi.org/10.1109/JMEMS.2009.2039697>.
- [62] M. Vila, D. Cáceres, C. Prieto, Mechanical properties of sputtered silicon nitride thin films, *J. Appl. Phys.* 94 (2003) 7868. <https://doi.org/10.1063/1.1626799>.
- [63] T.P. Weihs, S. Hong, J.C. Bravman, W.D. Nix, Mechanical deflection of cantilever microbeams: A new technique for testing the mechanical properties of thin films, *J. Mater. Res.* 3 (1988) 931–942. <https://doi.org/10.1557/JMR.1988.0931>.
- [64] W.N. Sharpe, J. Pulskamp, D.S. Gianola, C. Eberl, R.G. Polcawich, R.J. Thompson, Strain Measurements of Silicon Dioxide Microspecimens by Digital Imaging Processing, *Exp Mech* 47 (2007) 649–658. <https://doi.org/10.1007/s11340-006-9010-z>.
- [65] J. Chu, D. Zhang, Mechanical characterization of thermal SiO₂ micro-beams through tensile testing, *J. Micromech. Microeng.* 19 (2009) 095020. <https://doi.org/10.1088/0960-1317/19/9/095020>.
- [66] G. Carlotti, L. Doucet, M. Dupeux, Elastic properties of silicon dioxide films deposited by chemical vapour deposition from tetraethylorthosilicate, *Thin Solid Films* 296 (1997) 102–105. [https://doi.org/10.1016/S0040-6090\(96\)09346-7](https://doi.org/10.1016/S0040-6090(96)09346-7).
- [67] M. Fukuhara, A. Sanpei, K. Shibuki, Low temperature-elastic moduli, Debye temperature and internal dilational and shear frictions of fused quartz, (1997).
- [68] T. Tsuchiya, A. Inoue, J. Sakata, Tensile testing of insulating thin films; humidity effect on tensile strength of SiO₂ films, *Sensors and Actuators A: Physical* 82 (2000) 286–290. [https://doi.org/10.1016/S0924-4247\(99\)00363-5](https://doi.org/10.1016/S0924-4247(99)00363-5).
- [69] W. Martienssen, H. Warlimont, eds., *Springer handbook of condensed matter and materials data*, Springer, Heidelberg ; New York, 2005.
- [70] C. Tan, K. Zhou, W. Ma, B. Attard, P. Zhang, T. Kuang, Selective laser melting of high-performance pure tungsten: parameter design, densification behavior and mechanical properties, *Science and Technology of Advanced Materials* 19 (2018) 370–380. <https://doi.org/10.1080/14686996.2018.1455154>.
- [71] D. Mangelinck, O. Thomas, *Métallurgie pour la microélectronique à support silicium, Étude et propriétés des métaux Techniques de l'Ingénieur* (2020). <https://doi.org/10.51257/a-v2-m14>.
- [72] J.-K. Lee, S.-Y. Kim, R.T. Ott, J.-Y. Kim, J. Eckert, M.-H. Lee, Effect of reinforcement phase on the mechanical property of tungsten nanocomposite synthesized by spark plasma sintering, *International Journal of Refractory Metals and Hard Materials* 54 (2016) 14–18. <https://doi.org/10.1016/j.ijrmhm.2015.07.009>.
- [73] G. Subhash, Y.J. Lee, G. Ravichandran, Plastic deformation of CVD textured tungsten—I. Constitutive response, *Acta Metallurgica et Materialia* 42 (1994) 319–330. [https://doi.org/10.1016/0956-7151\(94\)90074-4](https://doi.org/10.1016/0956-7151(94)90074-4).

- [74] E. Grünwald, R. Nuster, R. Treml, D. Kiener, G. Paltauf, R. Brunner, Young's Modulus and Poisson's Ratio Characterization of Tungsten Thin Films Via Laser Ultrasound, *Materials Today: Proceedings* 2 (2015) 4289–4294. <https://doi.org/10.1016/j.matpr.2015.09.015>.
- [75] S.L. Robinson, O.D. Sherby, Mechanical behavior of polycrystalline tungsten at elevated temperature.pdf, *Acta Metallurgica* 17 (1969).
- [76] H.L. Sun, Z.X. Song, D.G. Guo, F. Ma, K.W. Xu, Microstructure and Mechanical Properties of Nanocrystalline Tungsten Thin Films, *Journal of Materials Science & Technology* 26 (2010) 87–92. [https://doi.org/10.1016/S1005-0302\(10\)60014-X](https://doi.org/10.1016/S1005-0302(10)60014-X).
- [77] N. Gordillo, M. Panizo-Laiz, E. Tejado, I. Fernandez-Martinez, A. Rivera, J.Y. Pastor, C.G. de Castro, J. del Rio, J.M. Perlado, R. Gonzalez-Arrabal, Morphological and microstructural characterization of nanostructured pure α -phase W coatings on a wide thickness range, *Applied Surface Science* 316 (2014) 1–8. <https://doi.org/10.1016/j.apsusc.2014.07.061>.
- [78] D. Kiener, R. Fritz, M. Alfreider, A. Leitner, R. Pippan, V. Maier-Kiener, Rate limiting deformation mechanisms of bcc metals in confined volumes, *Acta Materialia* 166 (2019) 687–701. <https://doi.org/10.1016/j.actamat.2019.01.020>.
- [79] L. Filipovic, A.P. Singulani, F. Roger, S. Carniello, S. Selberherr, Intrinsic stress analysis of tungsten-lined open TSVs, *Microelectronics Reliability* 55 (2015) 1843–1848. <https://doi.org/10.1016/j.microrel.2015.06.014>.
- [80] Q. Wei, K.T. Ramesh, E. Ma, L.J. Kesckes, R.J. Dowding, V.U. Kazykhanov, R.Z. Valiev, Plastic flow localization in bulk tungsten with ultrafine microstructure, *Appl. Phys. Lett.* 86 (2005) 101907. <https://doi.org/10.1063/1.1875754>.
- [81] C.C. Zhu, Y.T. Song, X.B. Peng, Y.P. Wei, X. Mao, W.X. Li, X.Y. Qian, The dynamical mechanical properties of tungsten under compression at working temperature range of divertors, *Journal of Nuclear Materials* 469 (2016) 120–124. <https://doi.org/10.1016/j.jnucmat.2015.11.045>.
- [82] A.M. Lennon, K.T. Ramesh, The thermoviscoplastic response of polycrystalline tungsten in compression, *Materials Science and Engineering: A* 276 (2000) 9–21. [https://doi.org/10.1016/S0921-5093\(99\)00517-1](https://doi.org/10.1016/S0921-5093(99)00517-1).
- [83] M. Scapin, L. Peroni, C. Torregrosa, A. Perillo-Marccone, M. Calviani, Effect of Strain-Rate and Temperature on Mechanical Response of Pure Tungsten, *J. Dynamic Behavior Mater.* 5 (2019) 296–308. <https://doi.org/10.1007/s40870-019-00221-y>.
- [84] S. Bonk, J. Hoffmann, A. Hoffmann, J. Reiser, Cold rolled tungsten (W) plates and foils: Evolution of the tensile properties and their indication towards deformation mechanisms, *International Journal of Refractory Metals and Hard Materials* 70 (2018) 124–133. <https://doi.org/10.1016/j.ijrmhm.2017.09.007>.
- [85] T. Shen, Y. Dai, Y. Lee, Microstructure and tensile properties of tungsten at elevated temperatures, *Journal of Nuclear Materials* 468 (2016) 348–354. <https://doi.org/10.1016/j.jnucmat.2015.09.057>.
- [86] J. Reiser, J. Hoffmann, U. Jäntschi, M. Klimenkov, S. Bonk, C. Bonnekoh, A. Hoffmann, T. Mrotzek, M. Rieth, Ductilisation of tungsten (W): On the increase of strength AND room-temperature tensile ductility through cold-rolling, *International Journal of Refractory Metals and Hard Materials* 64 (2017) 261–278. <https://doi.org/10.1016/j.ijrmhm.2016.10.018>.
- [87] J.-Y. Kim, D. Jang, J.R. Greer, Tensile and compressive behavior of tungsten, molybdenum, tantalum and niobium at the nanoscale, *Acta Materialia* 58 (2010) 2355–2363. <https://doi.org/10.1016/j.actamat.2009.12.022>.

- [88] F.H. Featherston, J.R. Neighbours, Elastic Constants of Tantalum, Tungsten, and Molybdenum, *Phys. Rev.* 130 (1963) 1324–1333. <https://doi.org/10.1103/PhysRev.130.1324>.
- [89] J.-E. Sundgren, B.-O. Johansson, S.-E. Karlsson, H.T.G. Hentzell, Mechanisms of reactive sputtering of titanium nitride and titanium carbide II: Morphology and structure, *Thin Solid Films* 105 (1983) 367–384. [https://doi.org/10.1016/0040-6090\(83\)90319-X](https://doi.org/10.1016/0040-6090(83)90319-X).
- [90] G. Abadias, Stress and preferred orientation in nitride-based PVD coatings, *Surface and Coatings Technology* 202 (2008) 2223–2235. <https://doi.org/10.1016/j.surfcoat.2007.08.029>.
- [91] F. Giuliani, C. Ciurea, V. Bhakhri, M. Werchota, L.J. Vandeperre, P.H. Mayrhofer, Deformation behaviour of TiN and Ti–Al–N coatings at 295 to 573 K, *Thin Solid Films* 688 (2019) 137363. <https://doi.org/10.1016/j.tsf.2019.06.013>.
- [92] S.J. Lee, J.M. Park, S.W. Han, S.M. Hyun, J.H. Kim, H.J. Lee, Electromechanical Characterization of Au Thin Films using Micro-tensile Testing, *Exp Mech* 50 (2010) 643–649. <https://doi.org/10.1007/s11340-009-9252-7>.
- [93] H. Espinosa, Plasticity size effects in free-standing submicron polycrystalline FCC films subjected to pure tension, *Journal of the Mechanics and Physics of Solids* 52 (2004) 667–689. <https://doi.org/10.1016/j.jmps.2003.07.001>.
- [94] D. Faurie, P.-O. Renault, E. Le Bourhis, Ph. Goudeau, Study of texture effect on elastic properties of Au thin films by X-ray diffraction and in situ tensile testing, *Acta Materialia* 54 (2006) 4503–4513. <https://doi.org/10.1016/j.actamat.2006.05.036>.
- [95] R.D. Emery, G.L. Povirk, Tensile behavior of free-standing gold films. Part II. Fine-grained films, *Acta Materialia* 51 (2003) 2079–2087. [https://doi.org/10.1016/S1359-6454\(03\)00007-7](https://doi.org/10.1016/S1359-6454(03)00007-7).
- [96] C. Birleanu, M. Pustan, The effect of film thickness on the tribomechanical properties of the chrome-gold thin film, in: 2016 Symposium on Design, Test, Integration and Packaging of MEMS/MOEMS (DTIP), IEEE, Budapest, Hungary, 2016: pp. 1–6. <https://doi.org/10.1109/DTIP.2016.7514857>.
- [97] E.A. Brandes, G.B. Brook, C.J. Smithells, eds., *Smithells metals reference book*, 7th ed / edited by E.A. Brandes and G.B. Brook, Butterworth-Heinemann, Oxford ; Boston, 1998.
- [98] M. Draissia, M.-Y. Debili, Study of solid-solution hardening in binary aluminium-based alloys, *Open Physics* 3 (2005). <https://doi.org/10.2478/BF02475646>.
- [99] B.C. Martin, C.J. Tracy, J.W. Mayer, L.E. Hendrickson, A comparative study of Hillcock formation in aluminum films, *Thin Solid Films* 271 (1995) 64–68. [https://doi.org/10.1016/0040-6090\(95\)06941-0](https://doi.org/10.1016/0040-6090(95)06941-0).
- [100] D. Mercier, *Lois de comportement des matériaux utilisés dans les contacts électriques pour application " flip chip "*, thèse de doctorat, Université de Grenoble, 2013.
- [101] D.T. Read, Y.-W. Cheng, J.D. McColskey, R.R. Keller, Mechanical Behavior of Contact Aluminum Alloy, *MRS Proc.* 695 (2001) L6.11.1. <https://doi.org/10.1557/PROC-695-L6.11.1>.
- [102] W. Zhao, Y. Wang, M. Li, L. Gao, Effect of Al-0.5%Cu thin film on reliability of IGBT module, in: 2014 15th International Conference on Electronic Packaging Technology, IEEE, Chengdu, China, 2014: pp. 1021–1025. <https://doi.org/10.1109/ICEPT.2014.6922820>.
- [103] J.-H. Zhao, Y. Du, M. Morgen, P.S. Ho, Simultaneous measurement of Young's modulus, Poisson ratio, and coefficient of thermal expansion of thin films on substrates, *Journal of Applied Physics* 87 (2000) 1575–1577. <https://doi.org/10.1063/1.372054>.

- [104] D. Mercier, V. Mandrillon, G. Parry, M. Verdier, R. Estevez, Y. Bréchet, T. Maindron, Investigation of the fracture of very thin amorphous alumina film during spherical nanoindentation, *Thin Solid Films* 638 (2017) 34–47. <https://doi.org/10.1016/j.tsf.2017.07.040>.
- [105] H. Mehdi, S. Sharma, M. Anas, N. Sharma, The Influences of Variation of Copper Content on the Mechanical Properties of Aluminium Alloy, 03 (2015) 74–86.
- [106] F. Macionczyk, W. Brückner, Tensile testing of AlCu thin films on polyimide foils, *Journal of Applied Physics* 86 (1999) 4922–4929. <https://doi.org/10.1063/1.371461>.
- [107] J. Jiang, Y. Ding, F. Zuo, A. Shan, Mechanical properties and microstructures of ultrafine-grained pure aluminum by asymmetric rolling, *Scripta Materialia* 60 (2009) 905–908. <https://doi.org/10.1016/j.scriptamat.2009.02.016>.
- [108] D.T. Read, Y.-W. Cheng, R.R. Keller, J.D. McColskey, Tensile properties of free-standing aluminum thin films, *Scripta Materialia* (2001). [https://doi.org/10.1016/S1359-6462\(01\)01067-3](https://doi.org/10.1016/S1359-6462(01)01067-3).
- [109] Y.-S. Kang, P.S. Ho, Thickness dependent mechanical behavior of submicron aluminum films, *Journal of Elec Materi* 26 (1997) 805–813. <https://doi.org/10.1007/s11664-997-0255-9>.
- [110] J. Vallin, M. Mongy, K. Salama, O. Beckman, Elastic Constants of Aluminum, *Journal of Applied Physics* 35 (1964) 1825–1826. <https://doi.org/10.1063/1.1713749>.
- [111] B. Keller, Crystallographic Characterization of Interconnects by Orientation Mapping in the SEM, *International Conference on Characterization and Metrology for ULSI Technology*, New York (1998).
- [112] R.P. Reed, C.N. McCowan, R.P. Walsh, L.A. Delgado, J.D. McColskey, Tensile strength and ductility of indium, *Materials Science and Engineering: A* 102 (1988) 227–236. [https://doi.org/10.1016/0025-5416\(88\)90578-2](https://doi.org/10.1016/0025-5416(88)90578-2).
- [113] M. Plötner, B. Donat, A. Benke, Deformation properties of indium-based solders at 294 and 77 K, *Cryogenics* 31 (1991) 159–162. [https://doi.org/10.1016/0011-2275\(91\)90169-W](https://doi.org/10.1016/0011-2275(91)90169-W).
- [114] S.P. Iliev, X. Chen, M.V. Pathan, V.L. Tagarielli, Measurements of the mechanical response of Indium and of its size dependence in bending and indentation, *Materials Science and Engineering: A* 683 (2017) 244–251. <https://doi.org/10.1016/j.msea.2016.12.017>.
- [115] G. Lee, J.-Y. Kim, M.J. Burek, J.R. Greer, T.Y. Tsui, Plastic deformation of indium nanostructures, *Materials Science and Engineering: A* 528 (2011) 6112–6120. <https://doi.org/10.1016/j.msea.2011.04.065>.
- [116] S. Kim, H. Ledbetter, Low-temperature elastic coefficients of polycrystalline indium, *Materials Science and Engineering: A* 252 (1998) 139–143. [https://doi.org/10.1016/S0921-5093\(98\)00490-0](https://doi.org/10.1016/S0921-5093(98)00490-0).
- [117] N. Raphoz, S. Caplet, P. Peray, Dispositif à tige d’insert de connexion électrique semi-entérée, WO 2022/136497 A1, 2020.
- [118] P. Garrou, C. Bower, P. Ramm, *Handbook of 3D Integration. Technology and Applications of 3D Integrated Circuits*, WILEY-VCH Verlag GmbH&Co. KGaA, 2008.
- [119] B. Riccardi, R. Montanari, Indentation of metals by a flat-ended cylindrical punch, *Materials Science and Engineering: A* 381 (2004) 281–291. <https://doi.org/10.1016/j.msea.2004.04.041>.
- [120] Y.C. Lu, S.N.V.R.K. Kurapati, F. Yang, Finite element analysis of cylindrical indentation for determining plastic properties of materials in small volumes, *J. Phys. D: Appl. Phys.* 41 (2008) 115415. <https://doi.org/10.1088/0022-3727/41/11/115415>.

- [121] J. Boussinesq, Application des potentiels à l'étude de l'équilibre et du mouvement des solides élastiques, 1885. <https://gallica.bnf.fr/ark:/12148/bpt6k9651115r> (accessed October 17, 2022).
- [122] I.N. Sneddon, The relation between load and penetration in axisymmetric Boussinesq problem for a punch of arbitrary profile, Int. J. Engng Sci. 3 (1965) 47–57.

Cloé DESBORDES



ÉTUDE DU CONTACT MECANIQUE ET ELECTRIQUE REALISE PAR HYBRIDATION DE MICRO-TUBES OXYDE ET DE NANO-INSERTS



Résumé

L'assemblage flip-chip de composants photoniques à faible pas pixel, particulièrement sensibles car constitués de matériaux hétérogènes, rencontre de nombreux verrous technologiques liés à l'utilisation de procédés traditionnels impliquant une montée en température (thermocpression, brasage, etc.). L'assemblage par insertion à température ambiante, à l'aide d'interconnexions dont la fabrication est compatible avec les procédés traditionnels de fonderie, s'avère donc être une solution adaptée à ces problématiques. L'objectif de cette thèse est de développer ce procédé d'assemblage à travers la mise en œuvre et l'optimisation de deux filières innovantes d'interconnexions : les micro-tubes oxyde et les nano-inserts. Pour cela, l'assemblage de micro-tubes oxyde au pas de 10 μm , ainsi que leur conductivité électrique en service, ont été modélisés par éléments finis. Des expériences permettant de relier la force d'assemblage et la résistance électrique à la profondeur d'insertion des interconnexions ont permis de valider les résultats simulés. Le design des interconnexions a ensuite été optimisé numériquement, dans le but d'améliorer leurs performances. Les modèles ont aussi permis de mettre en évidence l'intérêt du développement des nano-inserts et de les dimensionner. Leur fabrication a finalement été réalisée avec succès à des pas allant de 10 μm à 2 μm .

Mots clés : flip-chip, interconnexions, assemblage à température ambiante, modèles éléments finis

Résumé en anglais

Flip chip assembly of fine pixel pitch photonic components, which are particularly sensitive because they are made of heterogeneous materials, encounters several technological issues linked to the use of traditional process including temperature (thermocpression, soldering, etc.). Assembly by insertion at room temperature using interconnections whose manufacture is compatible with traditional foundry processes, therefore proves to be a suitable solution to these problems. The aim of this PhD thesis is to develop this assembly process by implementing and optimising two innovative interconnection technologies: oxide microtubes and nanoinserts. To this end, the assembly of 10 μm pitch oxide microtubes and their electrical conductivity in service were modelled using finite elements. Experiments relating both assembly force and electrical resistance to the insertion depth of the interconnections made it possible to validate the simulated results. The design of the interconnections was then optimised numerically in order to of improve their performance. The models also highlight the benefit of developing nanoinserts with specific dimensions. They were successfully manufactured at pitches ranging from 10 μm to 2 μm .

Keywords: flip chip, interconnections, room temperature assembly, finite element models